This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/968103/lp5036-minimal-time-falling-edge-scl-sda
尊敬的团队：
根据数据表、LP5036需要15ns 的 SCL 和 SDA 下降沿的最短时间->经过一些研究后发现、mTight 仅在大于100kHz 的频率(快速模式)下有效。 客户 只有5ns、其频率恰好为100kHz。 这会导致问题吗？
此致
Andreas
尊敬的 Andreas：
很抱歉、我们错过了此主题。 LP5036 I2C 接口的上升/下降时间为5ns。 我们在最小限制约为2ns 之前进行了一些仿真和基准测试。 此外、许多客户在 极快的上升/下降时间使用了它、我们尚未收到传输问题。 数据表值参考了 I2C 协议标准、该标准限制了高电平下的上升/下降时间、以防止潜在的 EMI 问题。
主要规格是数据表7.6部分的时序要求中的5个数据保持时间。 在 SCL 下降沿到来之后，SDA 可以改变电平 。
