[参考译文] LM5116：偶尔出现故障、原因未知

您好 Steven、

从上升的 SW 电压到 LO 的 CDV/dt 耦合似乎很多。 如果低侧 FET 在短时间内导通、此振铃可能会导致轻微的击穿。高 Qrr 不起作用、因为它可能会增加 SW 上的振铃、从而增加到 LO 的耦合 (虽然您的 SW 波形看起来相对干净-请检查您是否在 FET 处进行测量、而没有探头带宽限制)

一个减少这种情况的方法是使用栅极电阻器或与引导电容器串联的电阻器来减缓高侧 FET 的导通速度。 此外、如果 Vin-max = 48V、您可以尝试使用60V FET 以获得更高的效率/更清晰的波形(尤其是对于高电流设计)。 请注意、输入电容器必须靠近 FET -有关更多详细信息、请参阅应用手册 snva803。

您可能需要检查 IC 的哪些引脚已损坏(例如 LO 或 HO)。 此外、请沿布局发送以供审阅。

此致、

Tim

您好、Steve、

关键是使栅极环路面积尽可能小、从而更大限度地降低栅极环路电感。 例如、将 HO 和 SW 布线为平行布线、布线宽度大于20mil。 当输入电容器靠近 FET 时、布局看起来不错。 只需确保在功率级正下方的第2层上使用间隔非常小的 GND 平面(6mil 内部间距)。

此致、

Tim