尊敬的团队：
我的客户正在尝试添加串联电阻(红圈)以解决振铃问题。 请查看下面的原理图和波形、并告诉我您的意见。
1.如下所 示添加串联电阻(红圈)是否会产生其他副作用？
2.我认为 VDD 和 VEE 线路上的串联电阻与 栅极电阻具有相似的作用。 对吗？
如果是、我认为开关时间必须很慢、但正如您在波形下方看到的、在没有/有串联电阻器的情况下、我们可以看到类似的速度。 请 告诉我您对此的看法。
3.这个概念是正常的还是独特的？
-不带串联电阻器(黄色 Vgs)
-带串联电阻器(黄色 Vgs)
谢谢你。
迪诺、
[引用 userid="134317" URL"~/support/power-management/f/power-management-forum/995736/ucc21750-gate-driver-bias-supply-design ]1. 如下所 示添加串联电阻器(红圈)是否会产生其他副作用？[/QUERP]电源电压的直流电平将略有降低、因此会因通过电源串联电阻的 I^2R 损耗而增加功耗。
[引用 userid="134317" URL"~/support/power-management/f/power-management-forum/995736/ucc21750-gate-driver-bias-supply-design ]2. 我认为 VDD 和 VEE 线路上的串联电阻与 栅极电阻具有类似的作用。 对吗？[/引述]不完全是、由于去耦电容器的功能、它可以在初始突发中快速将电流直接拉至 IC 引脚。 如果您没有去耦电容器、或者将串联电阻器放置在去耦电容器和驱动器电源引脚之间、那么是的、它将或多或少地与栅极电阻器的效果等效。 这可能是开关速度影响较小的原因。
[引用 userid="134317" URL"~/support/power-management/f/power-management-forum/995736/ucc21750-gate-driver-bias-supply-design "] 如果是，我认为开关时间必须很慢，但正如您在下面的波形中看到的，在没有串联电阻的情况下，我们可以看到类似的速度。 请 告诉我您对此的看法。 [/报价]图非常小、无法放大。 如果您上传的分辨率更高的图像、我可以更清楚地看到。 但从那里看、它对导通速度的影响并不大。 我也不确定绿色/蓝色/粉色波形是什么。
在电源中使用串联电阻器是可以的、但其主要功能不应用作额外的栅极电阻器。 它们的大小应尽量不起任何作用。 如果使用、它们的唯一目的应该是在 IC 故障导致电源接地短路或消耗大量电流的情况下限制电流。 如果电源 IC 具有其自身的限制功能、则我不会使用串联电阻器。
VGS 振铃通常由通过器件的米勒电容器注入的电流引起。 开关节点处的高 dv/dt 会根据 i=CDV/dt 关系直接影响这一点。
您可以通过多种方法减少振铃
*减少开关节点的 dv/dt ->增大高侧驱动器的 RG (off)以降低关断速度、从而降低开关节点的 dv/dt
以下更改需要更改布局：
*尽可能降低栅极的杂散电感、包括通过
*在靠近栅极的位置添加铁氧体磁珠
*将栅极电阻器放置在尽可能靠近栅极的位置。
*确保栅极导通/导通路径的良好布局。
*将宽米勒钳位走线直接放置在栅极上、尽可能靠近。
*使用 PNP 升压电路的升压米勒钳位强度。
主要目标是降低电感、并确保 VEE 的阻抗路径尽可能低。 从技术上讲、您将增加 VEE 路径的阻抗、从而减少串联电阻器产生的米勒钳位效应。
我建议不要依赖电源串联电阻器来降低振铃。 我建议增加 RG (off)、您可以尝试如下添加一些钳位二极管、但布局应尽可能好。
米勒钳位升压器通过增加其强度来有效地减少振铃。
如有任何疑问、请告知我。 如果您的所有问题都得到了解答、请按绿色按钮告知我。
最好
Dimitri
尊敬的 Dino：
我对 PowerPoint 中的波形有疑问。 左侧图像在低侧 VGS 变为低电平时具有高侧和低侧 VDS 变化状态。
在右侧的图像上、高侧和低侧 VDS 在高侧 VGS 变为高电平时发生变化。
这些测试有何差异？
我们将详细了解串联电阻器的影响、但首先需要了解波形、以便正确分析正在发生的情况。
如果有任何问题、请告诉我。
此致、
Andy Robles
