[参考译文] UCC28730直流/直流转换器

您好 Eric、

感谢您关注 UCC28730反激式控制器。

UCC28730旨在在达到 IOCC 目标后在输出端实现稳定的恒定电流。 随着负载电阻的降低、输出电流保持稳定、输出电压下降。  为此、内部控制环路将关断时间占空比调节为0.432 (KCC 系数)。  

使用您建议的设计方法将导致输出电压调节至 IOCC 目标值(在本例中为30W/15V = 2A)、但不会限制输出电压。
如果负载增加到高于此值、输出电流将继续上升、直至关断时间 D = 0.432。  这可能是 IOCC 预期的3~5倍。

在公式中、您隐式地假设采用一种独立的电流限制方法、因此 P=1/2LI^2f 公式可以独立存在。
但是、使用该控制  器时、IPK 必须同时满足两个公式、即公式14和公式6、并进一步检查公式18和19。
按照 UCC28730设计过程以正确的顺序进行操作将确保实现 IOCC、但在输入电压较高的情况下、它将需要较大的电感值和高匝数比。  只有在您不关心电流限制是多少时、您的方法才有效。

UCC24650唤醒 IC 不是稳压所必需的、但它确实有助于减小输出电容的大小。  如果您的应用不需要极低的待机功耗和/或严格的阶跃响应、则无需 UCC24650。  

对此，
Ulrich

您好 Eric、

您对 Fres 的问题让我想起了关于确定磁化电感的另一点。  该过程的一部分是首先在等式10中确定 Dmax。  此处、Dmagcc 固定为0.432、fmax 由设计人员选择。  在文本中、我们建议假设 tr 为2us、但这是较低电压90Vac~264Vac 系统的典型值。  我们发现、在输入电压较高的情况下、LP 高得多、反过来、DCM 谐振周期2pi*sqrt (LpCswn)长于2us。  这会降低 Dmax、进而影响 NPS 和 LP 计算。  问题是、这是一个迭代过程、因为 Dmax 和 LP 是相互依存的、 可能需要一些计算传递才能收敛。  我提到这一点是因为它有助于将 LP 和 NPS 降低一点。

由于高电压和更高的 LP 会降低 Fres、因此可能难以确保符合方程式32和33、因为降低 Cswn 意味着使用 电阻更高的 MOSFET。  另一方面、15V 输出可驱动显著的唤醒 信号、因此在这种特定情况下可能不存在问题。  UCC24650数据表将提供有关这种情况的指导。  

如果未使用 UCC24650、UCC28730在下一个开关周期发生前无法对输出上的任何变化做出反应。  作为 PSR 控制   器、它仅在每个开关周期的退磁周期结束时对输出电压进行采样。  在空载情况下、UCC28730能够以极低的频率(低至~32Hz)进行切换、因此在最坏的情况下、控制器可能会在~30ms 的等待状态滞后后检测并响应负载阶跃。  如果没有唤醒芯片来消除这种延迟、系统必须依靠大得多的输出电容来保持输出电压、直到出现下一个开关周期。  UCC24650的替代方案是向输出添加预负载、从而增加最小 Fsw 并缩短 采样之间的等待状态时间。  当然、预载会提高输入待机功耗、因此可能需要根据您的 Pstby 目标进行权衡。  

此致、
Ulrich