This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS543B20:独立模式同步引脚行为

Guru**** 2350610 points
Other Parts Discussed in Thread: TPS543B20, TPS543C20
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/991059/tps543b20-standalone-mode-sync-pin-behavior

器件型号:TPS543B20
主题中讨论的其他器件: TPS543C20

我目前正在对 TPS543B20问题进行故障排除。  我有另一个降压转换器、该降压转换器为设计中的其他降压转换器提供时钟信号、以使所有转换器保持相同的同步开关频率。  该时钟信号通过其 SYNC 引脚上的连接提供给 TPS543B20。  TPS543B20已配置为根据数据表中的说明在独立模式下运行。  RT 电阻器被设定为将内部振荡器频率保持在同步时钟频率以下。  SYNC 引脚直接连接到另一个降压转换器的上述时钟输出引脚。  MODE 引脚保持悬空状态(但我们在需要更改工作模式的情况下包含了一个连接到 GND 的 DNP 电阻器选项)。  斜坡引脚通过一个0 Ω 电阻器短接至 GND。

当转换器被启用时(TPS543B20在提供时钟输出信号的降压转换器处于稳压状态后很好地使能)、而 TPS543B20不是同步到来自另一个降压转换器的更高频率时钟信号、 SYNC 引脚似乎会覆盖该输入时钟、并以 TPS543B20的 RT 电阻器设置的频率在同步网络上提供时钟输出信号。  这会导致降压转换器与 TPS543B20的频率同步、而不是预期的时钟信号、并且电路板不会以同步方式运行。

配置是否如我所描述的那样有问题?  我的理解是、此配置应允许 TPS543B20与施加在其 SYNC 引脚上的时钟信号同步、并且不应驱动来自其 SYNC 引脚的任何时钟信号。  我当前的计划是使用 MODE 引脚上的 DNP 电阻器选项、并通过安装一 kΩ 个34.8k Ω 电阻器将 TPS543B20更改为主同步输入模式、这应确保器件不会在 SYNC 引脚上提供时钟信号。

提前感谢、

Paul Rankin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul:

    我的同事将在下周早些时候向您提供反馈。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Paul、

    TPS543B20和 TPS543C20数据表中需要更新。 要作为 SYNC IN 运行、必须在 VDD 斜升之前向 SYNC 引脚施加外部 SYNC 信号。 如果在 VDD 之前 SYNC 不可用、那么 SYNC 实际上将作为输出。

    另一个主题提到了这一点: https://e2e.ti.com/support/power-management/f/power-management-forum/659001/tps543b20-tps543b20rvft-interfacing-external-clock-from-uc-fpga-to-sync-pin/2423836

    您的系统是否可以延迟 VDD 至 TPS543B20、直到生成时钟输出的转换器被启用并向 TPS543B20 SYNC 引脚提供其时钟?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kris、

    感谢您的回答。  我没有看到您提到的其他帖子。  要清楚、在向 TPS543B20施加输入电压之前、SYNC 引脚上需要有一个时钟?  一段时间内无法上拉或下拉该引脚、以确保 TPS453B20的同步状态正确?

    我无法按照您描述的方式对 VDD 引脚进行排序、因为 VDD 引脚由同一电源轨供电、该电源轨为将提供同步时钟的另一个降压转换器提供输入电压。  但是、我可以在主同步模式下运行转换器、这似乎可以正确地同步所有内容。  我将在该设计中执行该操作。

    保罗

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul:

    另一个线程(https://e2e.ti.com/support/power-management/f/power-management-forum/818479/tps543b20-external-sync)表示 SYNC 必须为高阻态才能使器件使用内部时钟、因此我相信在上电之前将其上拉或下拉会导致器件以"同步输入"模式上升。

    如上所述、在主同步模式下使用器件也是一个不错的选择。