• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 193 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS92515-Q1：PWM 引脚下拉

admin
Guru**** 2529560 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/991134/tps92515-q1-pwm-pin-pull-down

器件型号：TPS92515-Q1

大家好、

当 PWM 引脚未被外部驱动时、您能否建议 PWM 引脚上的外部下拉电阻值将其拉至低电平？

我计划通过 MCU GPIO 驱动 PWM 引脚、并希望确保当 GPIO 输出为高阻态(MCU 处于断电状态)时 PWM 输入为低电平。  

此致、

  • 0
    TI__Guru**** 2529560 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、Shinji、

    我将使用最大迟滞电流25uA、最低阈值0.95V 以及内部5K 电阻器来计算此值。  我以33千欧或更低的电阻作为下拉电阻来实现此目的(0.95V -(25uA * 5k Ω))/25uA = 33k Ω。  我会选择略低于这个值来增加一些裕量。  任何其他连接到 PWM/UVLO 的内容也必须考虑在内。

    此致、