This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 高压线路输入的负载调节不良(例如超过220Vac)

Guru**** 1812430 points
Other Parts Discussed in Thread: UCC28780, LM5114, TL431
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/873252/the-bad-load-regulation-at-high-line-input-e-g-more-than-220vac

主题中讨论的其他器件:UCC28780LM5114TL431

技术人员或经理、您好!

我使用 UCC28780设计了65W 原型。  我发现、在90Vac 输入下、 当负载电流从0A 增加到3.25A 时、Vout 仅下降0.07V。

但是、当线路输入电压增加到220Vac 或240Vac 时、Vout 从0A 下降到满载(3.25A)的电压接近0.9V。

我尝试将 Ropp 从1kOhm 降低到250 Ohm、但它不起作用。 我尝试将 Cout 从680uF 增加到1360uF、并且在高线路输入端 Vout 也从0A 大幅下降到3.25A。

什么可能导致此类问题? 您能给我一些关于如何解决的建议吗?  谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kailun、专家明天会回来。 谢谢—邓

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kailun、

    您能否共享原理图进行审阅?

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Teng Feng:

    感谢您的及时回复!

    这是我的原理图。

    谢谢!  

    e2e.ti.com/.../65W_5F00_ACF_5F00_Schematic_5F00_Version-11H_5F00_wo-Notes.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kailun、

    我需要有关您的设计的更多信息:

    1、如果是20Vout 设计?

    变压器磁化电感 Lm 和 Lk。

    3.看起来您使用的是 GaN FET,请您共享器件名称

    4、  原理图中显示的所有元件值和 P/N 是否与您在电路板上放置的元件相同。 特殊的光耦合器 和反馈环路电阻器

    5.请告诉我满载条件下 AC_IN =90Vac 和240Vac 时的开关频率。

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kailun、

    我需要有关您的设计的更多信息:

    1、如果是20Vout 设计?

    "是的、这是一种固定的20V 输出电压设计、最大输出功率设计为65W。"

    变压器磁化电感 Lm 和 Lk。

    '初级电感约为116uH (Lm)、泄漏电感(Lk)约为1.96uH。'

    3.看起来您使用的是 GaN FET,请您共享器件名称

    "我正在使用 GaN 系统中的 GaN FET、低侧 DUT 为 GS-065-011-1-L (650V-150m-11A)、而高侧钳位开关为 GS-06-008-1-L (650V-225m-8A)、具有分立式栅极驱动器(TI 的 LM5114)。"

    4、  原理图中显示的所有元件值和 P/N 是否与您在电路板上放置的元件相同。 特殊的光耦合器 和反馈环路电阻器。

    "是的、原理图中显示的所有组件值和 P/N 与其在电路板上的位置相同"。

    反馈环路电阻值与原理图相同、光耦合器为 FODM8801AV。

    5.请告诉我满载条件下 AC_IN =90Vac 和240Vac 时的开关频率。

    满载时的开关频率在 Vin=90Vac 时约为197kHz、Vin=115Vac 时为214kHz、220Vac 时为267kHz、240V 交流时为247kHz。

    此外、我想咨询一下我是否可以对这种有源钳位反激式拓扑进行损耗分析、包括二极管电桥、功率器件和同步整流器中的损耗。 您能为我推荐一些方法或仿真方法吗? 非常感谢。

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kailun、

    我已经查看了您的原理图。 我认为不需要太多改进。 请尝试将 Rcomp 从551k 轻微增加到750k 或1M

    对于从 FB 引脚流出的小偏置电流,并将 Rbias1从8.25k 降低到5k,以获得稍高的直流增益。 同时将 Rbias3从34K 降低到20k。

    对于损耗分析,我建议您从 以下链接中的 TI.com 下载 Mathcad 计算工具和 Simplis 仿真模型:

    https://www.ti.com/product/UCC28780/toolssoftware。 希望这能为您提供帮助。

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jaden、

    感谢您的回复!

    我尝试将 Rcomp 从551k 增加到1M、但它不起作用。

    对于 Rbais1 (8.25k)和 Rbias3 (34k)、我仍然保持不变。

    我发现 Vout 下降是由于 Vref 下降、 在使用 RO3 (原理图中为21.5k)添加并联电容器后、将其更改为21.76k、使 Vout 等于20V) 、下面是满载(20V-3.25A)下的测量数据。  

    这是另一个我想向您咨询的问题。 以下是满载(20V-3.25A)时 VSW 的测量波形。 在此测试中、我在变压器的次级侧(S-F)添加了一个 CSE=1980pF。 上行是 CSEC =1980pF 时的波形、下行是 CSEC =1980pF 时的波形。

    您可以看到、VSW 始终存在一些振铃。 我想谈谈这种现象的原因,我如何理解这种现象,然后解决这种现象?  谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kailun、

    我不同意您的描述"我发现 Vout 下降是由于 Vref 下降"。 因为 Vref 是 TL431的输入信号。 但在基准和 GND 之间添加 CREF 后,输出将更加稳定。 我可以猜测电路板上的 PCB 布局较差。  当处于高压线路输入和重负载时,急剧的 dV/dt 或 dI/dt 会导致耦合到 TL431的参考引脚的大噪声,但如果在其上添加了滤波器电容器。 更好。 一般而言,我们不建议添加此过滤器盖。 因为它将延迟环路响应。 因此、您可能必须在此处改进 PCB 布局。

    关于第二个问题,此 VSW 振铃是正常行为。 它是由非 ZCS 关断 SR FET 引起的,即当高侧 FET 关断时。 谐振电流未触及消磁电流。 在初级侧导致了急剧的 di/dt,漏电感上的这种急剧 di/dt 将导致电压上升。 V=Lk*di/dt,如果您降低二次谐振电容 Co_2,Co_A。 和初级侧钳位电容器 Clamp1-2--3,谐振周期将更短。

    这意味着谐振电流将被触摸消磁电流。 SR FET 将关闭 ZCS,然后您将不会看到发生此振铃。

    但我不建议这么做。因为负谐振电流成为一个额外的电流源、除了负消磁电流外、还会使高侧 FET COSS 曲线的高电容区域放电。 这有利于提高效率。

    我 无需 添加一个1980pF 电容器。 XFMR 次级绕组上的电压。

    我的 Simplis 仿真波形以供您参考。

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jaden、  

    真诚感谢您的详细答复。

    对于第一个问题:

    我仍然无法理解初级侧 dV/dt 或 di/dt 如何  与次级侧耦合。 它是通过2200pF Y 电容还是通过变压器实现的?

    我会尝试改进 PCB 布局以避免噪声耦合到 REF 引脚。

    对于第二个问题:

    我发现 VSW 的这种振铃会导致 Vout 上产生明显的开关纹波(大约200mV)。

    以下屏幕截图是差分探头测量的 Vout。 (即使我使用10:1低压无源探头并使用短接地尖端、开关纹波仍然存在)。  

    因此、我想减轻这种 VSW 振铃。 我已经尝试调整 RTZ 和 RDM、发现过大的 RDM 会使系统不稳定、并使在高压线路输入端触发 OPP 变得更容易。  

    我可以减小钳位或 CO2以缩短谐振周期、但谐振仍然存在。 如何在电路板中完全缓解这种情况? 可以给我一些进一步的建议吗?

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Kailun、

    首先,确保您已正确测量纹波,我建议您不要使用差动探头,而是使用正常探头来测量纹波。

    SR FET 的非 ZCS 关断会导致输出产生更高的纹波噪声,正如我建议的那样,您必须降低一次侧和二次侧谐振电容器,以使 SR ZCS 关断,如何判断哪种电容适合 ZCS, 我建议您捕获变压器初级绕组电流,该信号可以告诉您谐振电容是否正确。 如下图所示:

    BTW:在调试开始 时,如果您的设计正确设置了 RDM 和 RTZ,则无需调整 RDM 和 RTZ。 RDM 的错误设置将向控制器发送错误消息,并导致不可预测的问题。 请查看有关如何设置 RDM 和 RTZ 的数据表。

    我强烈建议您阅读数据表以更好地了解 UCC28780控制策略和 ACF 拓扑,我还随附了一些论文供您参考。

    由于本帖子中提出了许多问题,因此我们有关闭帖子的时间线。 如果您对 ACF 和 UCC28780还有其他疑问、请随时创建另一篇文章。

    谢谢。

    e2e.ti.com/.../3_5F00_Comparison-of-GaN-and-Silicon-FET_5F00_5Dec_5F00_KM.pdfe2e.ti.com/.../Active-Clamp-Flyback-Using-GaN-Power-IC-for-Power-Adapter-Applications.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jaden、

    我会尝试您的建议、并感谢您与我分享相关材料。

    真诚感谢您的耐心回答!