[参考译文] TPS650864：SW2无法正常工作

您好！

Buck2输出可能不稳定的原因有几个。 我将尝试列出几种以及几种调试方法。

1. 我始终建议布置输出的示波器快照。 如果不能看到具体的行为模糊、就很难提供任何指导。
2. 确保问题在于 BUCK2 -我们在许多情况下都认为它是一个稳压器、而事实证明它是不相关的。
   1. 示例1 -我认为它在这里不适用、但我们看到的最常见问题是、其他稳压器之一未组装其适当的外部组件、这会导致电源故障、从而关闭所有稳压器。 只要芯片中的任何稳压器发生电源故障、PMIC 就会进行紧急关断、从而禁用每个稳压器。 例如、如果 LDOA1缺少输出电容器、这可以解释如何关闭。 但不会导致 BUCK2 > 0.85V。
      1. 调试步骤-对图6-4中所示的完整序列进行示波器截图、并确定哪个电源轨未按预期加电。 对于您的情况、我不会从这里开始、而是先查看其他项目。
   2. 示例2 -另一个外部稳压器电压泄漏到 FBVOUT2网络上。  
      1. 调试步骤-在启动期间对 BUCK2 SW2和 FBVOUT2进行示波器截图。 对于 TPS6508640、这将是在将 CTL3设置为高电平之后进行的。 保持 CTL4处于低电平、以确保未启用其他稳压器。 如果在启用降压转换器之前 FBVOUT2上存在电压、或者启动后很长一段时间内出现突然尖峰、则表明 PMIC 由外部电压反馈。 这通常通过电路板上的其中一个 IC 中的某些意外路径实现。
3. 焊接问题-我们在前一个主题中讨论了这一点、但如果任何引脚与任何其他引脚短路、则会发生异常行为。 由于 CSD87381P 采用独特的封装、因此具有出色的性能、但我有几个 EVM 构建因该 FET 焊接不当而返送。  
   1. 调试步骤-断电时、检查所有引脚组合之间的电阻是否短路：
      1. DRVL、DRVH、BOOT、SW、FBVOUT、 FBGND2 (因此请检查 DRVL - DRVH、DRVL - BOOT、DRVL - SW 等)-这是许多测试、但这是电路板制造商通常所做的。
4. 低负电流下的电流限制-对于电压上升到高于预期值的情况、我通常首先查看电流限制。 峰值电流限制还用作负电流限制、以保护 LS FET 免受损坏。 对于总电流相当低的情况、应考虑负电流限制。  在接近底部的数据表第6.7.5节电流限制中对此进行了详细说明。  
   1. 调试步骤-移除 ILIM 电阻器并查看问题是否已修复。 如果是、请增大 ILIM 电阻或减小纹波电流
   2. 注意：PGNDSNS 连接到电源板而不是 LS FET GND 是一种常见的布局错误、会导致电流限制感测的精度降低。
5. 电容太小-如果输出端电容不足、即使是 HS FET 的几个脉冲也会导致明显的过冲。 它也取决于电感、但这是一个问题。 我认为原理图显示的是100uF、这看起来不错。 我不喜欢它位于0欧姆电阻器之后、但 FBVOUT 可能会有很大的噪声。
   1. 调试步骤-查看 SW 节点和 FBVOUT2波形。 如果单个脉冲导致输出上的电压跳转、那么电容可能太小。
6. 布局-难以量化、但如果 FET 或 SW 与电感器之间的 Vin 或 GND 连接不良、则调节可能会失败。 焊接问题也可能是由于封装/阻焊层不正确等原因造成的
   1. 调试步骤-确保每个步骤的连接都非常稳定
7. 电源不足-如果任何输入电源出现故障、则调节将不起作用
   1. 调试步骤-检查 FET 的输入电压以及 PMIC 的 VSYS 引脚和示波器上的 DRV_x_x 引脚、同时观察 SWX 故障。

祝您好运、并随时发布最新消息、以便我们提供反馈。

尊敬的 Kevin：

首先、非常感谢您的详细和专业建议。

根据您的建议，我们按如下方式执行调试。

1. 将  CTL4保持 在低电平以确保禁用其他稳压器。 LDOA1、LDOA2、LDOA3、SWA1、SWB1、 SWB2在无负载的情况下保持悬空。 SWB1和 SWB2合并、哪一项应该正常、对吧？

2.当10V 电源开启时、总电流达到0.3A、看起来很大、过了一段时间后、芯片变热。  我们可以将 CTL3保持为低电平以禁用 TPS650864。  输出电压为0.412V。

在下图中、顶部黄色是输出电压(Vccpint)、底部绿色是 SW、在下一幅图中放大了该值。

3.这个评估板是我们的评估板，所以我们选择2层堆叠，而不是很注意布局。 布局中存在一些问题。 这些不良布局是否会导致 SW2无法正常工作？

1. FBOUT2和 FBGND 不会路由为差分
2. PGNDSNS 连接到 TPS650864的 GND、即使最终连接到 GND、也不直接连接到 LS FET GND。
3. DRVH 和 DRVL 不会在同一层布线

谢谢

您好、Chunjie、

让我们继续关注 CTL4强制接地的情况。 在这种情况下、仅启用 BUCK2 (图中为 VCCPINT)。 您提到了从10V 电源汲取的300mA 电流-这比单个降压稳压器预期的要好。 我预计大约为30mA。 当 CTL3 = GND 时、300mA 是否也为真？ 如果是这样、除了 PMIC、还有其他电流阱、或者我们需要再次查看焊接情况。

开关波形看起来有点不稳定、500mV 明显低于目标值。 在我看来、您强调的三个布局问题似乎不够大、无法导致此问题。

如果可能、您能否以源格式共享完整布局？ 然后、我可以搜索任何明显的内容。 如果更适合发布、可能会给我带来混乱(或者您可以发布、并且我们可以在我下载后将其删除)。  

我从未在两层电路板上看到过此器件、因此我对电源完整性有一些顾虑、但我认为这是合理的。

如果您在确定300mA 电流的方向时遇到问题、我建议您进行以下几个实验：

为 LDO5P0提供~5.1V 电源、然后查看电流消耗是否消失、这将表明该电源消耗的电流过多、可能是焊料问题、损坏 PMIC 或损坏 FET。

使用3.4V LDO3P3重复此操作。

示波器脉冲分辨率有点低、可以看到开关节点上发生的任何情况、但双脉冲有点不稳定、但不够糟糕、无法导致 Vout 如此低。  

我确实看到的一个布局问题是 FBVOUT 与 SW 节点平行布线-这可能会导致一些噪声注入、但我希望再次降低得多。

DRV5V_2_A1输入电容是否正好位于底层过孔的另一侧？

您是否尝试移除 ILIM 电阻器？

尊敬的 Kevin：

电流绝对为300mA、这是很大的。 当 CTL3为 GND 时、电流为2mA、我认为这是正确的。

您是要从外部为 LDO5P0提供5.1V 电源、以便外部5.1v 与 LDO5P0并联吗？ 如果有误解、请纠正我的问题。

DRV5V_2_A1输入电容器位于底层、PMIC 位于顶层。 对于 DRV5V_2_A1、LDO5P0连接了一个0r 电阻器。

尚未移除 ILIM 电阻器。 这意味着什么？

我手头上只有 gerbe 文件。 如果不方便、 请告诉我、我将向您询问原始项目文件。

为了方便使用、我们选择了2层电路板、但这似乎不是一个合理的选择：)

e2e.ti.com/.../power_2D00_gerber_2D00_20200218.rar

您好、Chunjie、

您对我的 LDO5P0/LDO3P3意图正确无误：

感谢您提供 Gerber 文件。 我认为我的观看者可能会有一些问题、但我尝试了两个单独的问题。 在这两种情况下、它都显示了 PMIC 引脚的顶部焊料、因为只有一小段间隙：

它还存在 CSD87381P 阻焊层问题、看起来整个 GND 平面是一个整体、非常靠近 DRVL。 如果出现上述任一情况、则此电路板的可制造性将较低。 在给定额外电流的情况下、我仍然担心我们有一个短路的 DRVL、但它可以是任何引脚。

坏消息是、我真的不相信、即使我们解决了任何焊接问题、该板也能平稳运行。 布局存在一些可能会或可能不会妨碍正常运行的非常大的问题。 即使我们的 BOOSTXL-TPS650861不是为了支持任何重要的功率而设计的、也需要4层才能正确启动降压转换器。

首先、我花了一段时间才找到 C1051。 当我查看 BUCK2 VIN 时、我只看到了 R1284。 我认为输入电容器和 FET 之间有一个电阻器。 我认为这不会起作用。 输入电容器的放置是电路板的最高优先级。 接下来、我花了一段时间才算出12V 电压的来源。 这是一条相当长的路由、在某个点、所有路由都通过单个过孔？ 您能否在 R1284上的电压靠近 FET 的情况下再次获取开关节点的高分辨率示波器截图？ 我真的很担心它会大幅下降。

另一个主要问题是 GND 平面看起来很弱。 我认为 PMIC 散热焊盘 GND 最终会连接回公共电路板 GND。 它不会在第一层路由出去、而在第二层仅通过左下方的小路径输出。 此处的六个过孔似乎最终会提供一些连接。 具体而言、对于降压2、它看起来像是通过一个小扼流点从顶层流出。  

我无法说它不能与此布局配合使用、但它无法实现任何显著的负载或达到性能目标。

在这个设置下、我认为反馈不会针对 Buck2正常工作。 您可以尝试在 L25和 R1134之间添加一些电容、看看它是否有用。 FB 需要一个电容器来实现稳定。

就移除 ILIM 而言、我是指对电阻器进行物理去焊。 这将导致开路、这是最大电流限制设置。 这将使我们能够将电流限制排除为潜在的误差源。

 您好 Kavin、

感谢您帮助检查 Gerber 文件、这将占用您大量的时间。

我需要继续尽可能地调试这个电路板、因为我们有一个14层电路板等待 PCB 制造。 对于14层 PCB、布局经过精心设计、应具有更好的电源完整性。 在此之前、最好对此电路板做出结论。

根据您关于为 LDO5P0提供外部5.1V 电压和12V 电源的建议、外部5.1V 的总电流为300mA。 是否怀疑 LDO5P0为什么会灌入如此大的电流？

此外、将12V 电源替换为5.8V 并使用 PMIC 的 LDO5P0、Buck2在输出为0.841V 且 PGOOD 为高电平时工作。 我认为、这似乎意味着 BUCK2可以正常工作。 你的想法是什么？ 在这种情况下、5.8V 的总电流为0.12A、PMIC 不热。 在探测 buck1时、它输出1.612V、3.3V 的一半。  

为什么5.8V 电源看起来正常？ 对于 buck1的调试、您有什么想法吗？

我希望这不会占用你太多时间。 再次感谢。

此致、

春杰

您好、Chunjie、

所有迹象表明问题与上次相同。 最后一个板也具有300mA 的电流、对吧？

我认为很可能焊接掩模设置不正确、并且在制造过程中在 PMIC 或 FET 下方造成短路。

在 VIN 值较低时、占空比较低、因此、例如 DRVL short 之类的东西可能影响较小。  

请注意、如果您使用数字万用表而不是示波器测量这些值、则如果器件因电源故障而进行功率循环、它们将测量低电平。

尊敬的 Kevin：

在过去的几天里、我们一直在与焊接制造商合作、发现并证明这是焊接问题。 潜在风险来自 FET、这很容易在制造过程中发生短焊或误焊。 因此、我们要将 FET 从 CSD87381P 更改为 CSD87331Q3D、您怎么看？

此外、在解决焊接问题后、我们得到了 buck2、3、4、5的输出、尽管电源质量不是很好、但这应该在我们的14层电路板中得到改善。

还有一个问题：buck5输出纹波很大（抱歉没有示波器、我们只讨论它：))、平均值约为1.6V、SW1和 SW2提供1.0V 输出、输出应为1.8V。 buck5上的纹波会严重影响 SW1和 SW2？  

再次感谢

春杰

您好、Chunjie、

感谢您检查 FET 焊接。 CSD87331Q3D 是简化制造的理想选择。

对于 BUCK5上的输出纹波-根据原理图、似乎只有1x10uF 电容器？ 我们建议至少22 μ F。 增大该值应该会有所帮助。 对于最终电路板、我还建议将 FB 点连接到电容器。 由于过孔到输出电容器的寄生 RL、FB 引脚现在将出现一些纹波。

我不明白 SW1和 SW2的意思是1.0V 输出。 这些是开关引脚、它们没有直流输出。 我要再次注意、如果任何稳压器发生故障、PMIC 将执行紧急关断、如果您保持使能引脚为高电平、则尝试再次上电。 客户通常认为输出测量的直流值较低、原因是这种情况(在 x 时间的正确电压下导通、在 y 时间内关断会导致测量的电压值为正确的*(x/(x+y)))。

 您好 Kavin、

抱歉、出现拼写错误。 它是 SWB1和 SWB2、而不是 SW1和 SW2。 BUCK5上的电容器已增加并且质量已提高。 不确定 SWB1和 SWB2 1.0V 输出是否与 BUCK5输出的不良质量有关？

谢谢  

春杰

您好、Chunjie、

我想我需要在相同的示波器屏幕上对 PVINSWB1_B2输入和 SWB1输出进行示波器截图。 我没有在上面提到、但我没有看到 SWB1和 SWB2在板上合并的重大风险、即使它们未设置为合并。 SWB2的下拉电阻器将被启用、因此我们建议在上电序列完成后通过 I2C 启用 SWB2、以最大限度地降低功率损耗、或者最好使用标量切割顶层的 SWB2布线、以将其与网络断开。

SWA、BUCK6、VTT LDO 和 LDOA1是否按预期工作？

尊敬的 Kevin：

在某种程度上、我们可以说 SWA、BUCK6、VTT LDO 和 LDOA1能够正常工作、但质量非常差、纹波很大、示波器快照如所示。

SWB1和 SWB2在引脚中短接、因此无法切断。 只得到了一个示波器脉冲。

PVINSWB1_B2输入来自 buck5。

我们尝试通过增大电容来减小纹波、但影响很小。 您能给我一些改进质量的建议吗？  

我们知道、2层堆叠对电源完整性不友好。 在这种情况下，应尽量加以改进。 作为 PMIC 的新手、我们希望提前获得一些调试经验、以便获得最终产品。

谢谢你  

春杰

您好、Chunjie、

从 BUCK5示波器屏幕截图中、我未看到无纹波问题。 但是、其中一个稳压器上仍然存在电源故障。 您可以看到、它具有大约10ms 的段、其中它是稳定的、然后在重新启动之前关闭。 这意味着我们应该移至序列中的下一个电源轨。

BUCK6行为有点令人困惑、我假设这是输出、而不是开关节点。 在初始启动期间、它看起来有点过冲；这可能是由于此电路板上的各种因素造成的。 FB 与开关节点并联、FB 比输出电容器更靠近电感器、输出电容器仅具有2个过孔、电流限制过低/感应不当等 但是、它至少会稳定一次。

您是否已经向 LDOA1添加了输出电容器？ 它是序列中的最后一个稳压器、它将不稳定、如果您没有向输出端添加电容器、它将发生电源故障。

尊敬的 Kevin：

在调试期间、发现 BUCK5和 BUCK6都可以导通和关断、并且时间间隔大约为10ms。  

在 PCB 布局中、BUCK6 SW 靠近电感器、距离仅为20mil、我认为这很近。 现在 BUCK6上没有负载、输出电容上的两个过孔会影响输出？ 这次提供了输出范围快照和 SW 范围快照、我希望这可以为您提供一些提示。

对于 LDOA1、添加了一个22uf 电容器、示波器快照标记为 LDOA1直流耦合、还添加了2个22uF 电容器、示波器快照标记为 LDOA1 44uf。  

根据 LDOA1的输出、它似乎不起作用、这会导致 BUCK5和 BUCK6打开和关闭、对吧？

此致、

春杰

您好、Chunjie、

SW1图像的分辨率太低、无法真正对其外观充满信心、但中间似乎有骤降。 这可能表示降压稳压器的输入电源可能发生故障。 PMIC 可能会因 UVLO 事件而关闭。

LDOA1行为是意外的。 看起来、它几乎在 PMIC 启动紧急关断的同时尝试开启。 它可能是相关的、也可能不是相关的。  

您是否能够读取 I2C 寄存器？ 它们会告诉您触发了哪个故障。 复位后、您可以使用带 IPG-UI 的 USB2ANY 从器件读取数据。 如果您可以保持使能引脚为低电平、则应该能够尝试启动、保持低电平并读出哪些稳压器发生故障。

大家好、Kevin

我们有一个 USB2ANY、并在启用 IPMC 时从 IPMC 读取所有寄存器。 项目 JSON 文件已上传、您可以使用 IPG-UI 打开该文件。 如果没有、请告诉我。

从上电序列中、可以发现 BUCK3首先发生故障、并且寄存器中存在 UVLO 事件。 它还表明裸片温度很高、但实际温度可以、不是很热。

谢谢

您好、Chunjie、

感谢您提供 I2C 读数。 看起来您仍然具有 CTL3引脚高电平。 我建议在强制 CTL3引脚为低电平后进行测量、否则读取不可靠(PMIC 会在每次发生电源故障时重新加载 OTP、因此在发生电源故障期间读取可能不可靠)。

UVLO 始终在首次加电时生成、因此必须将其清除为有意义 fu。 它始终设置为首次上电、因为之前的关断必须是断电造成的。 这是预期的。 当出现 VSYS 下降时、CRITTEMP 有时会被置位(由于 VSYS 崩溃、数字变得不稳定)、因此如果 UVLO 仍在发生、我们通常会忽略它。

要检查 UVLO 问题、请在所有 CTL 引脚均为低电平时为电路板加电。 然后清除 UVLO 位并尝试将 CTL3引脚设置为高电平、然后查看它是否仍然存在。

通过查看 PWR_FAULT_STATUS1、我们可以看到 BUCK2是电源故障。 我想我们之前讨论过、它的输入电容器不是理想的。 您可以尝试获取 BUCK2输出和在 R1284上测得的电压的示波器截图、以了解进入 FET 的电压在加电期间的外观。 在靠近 FET 的位置添加一些电容器可能会有所帮助。

大家好、Kevin，

在 CTL3确实处于高电平时、将拍摄上一答复中的图片。  

在强制将 CTL3引脚置为低电平后进行测量时、我有点困惑。 众所周知、当 CTL3为低电平时、PMIC 进入复位状态。 您是否意味着在保持 CTL3为低电平时进行测量？ 或者在 CTL3从低电平切换到高电平时采取措施？

谢谢

春杰

您好、Chunjie、

当 CTL3为低电平时、PMIC 不会进入复位状态。 CTL3为低电平仅禁用使用 CTL3作为其使能树 PAR 的稳压器。

我只是说在 CTL3为低电平时读取寄存器。