• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 196 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMG3410R070：半桥设计

admin
Guru**** 2380860 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/892568/lmg3410r070-half-bridge-design

器件型号：LMG3410R070

各位专家：

我正在设计一款由500V 直流总线供电的 BLDC 电机驱动器。 使用600 GaN 器件会为我留下100V 的 VDS 裕量。 因此、我具有非常小的过冲裕度、 因此我的布局应该得到真正的优化。

我已确定80V 的最大过冲(也可能更小)。 我现在尝试获取给定过冲的最大允许功率环路电感(LP)的近似值、即功率环路电感的高值、以确保不超过过冲限值。 要找到 LP、我知道一个公式- V = LP * di/dt。   我将在10ns (至少)内切换10A 电流、从而提供1A/ns 的最大转换率  

在进行布局之前、我将进行此理论练习、因为根据环路电感的值、我将进一步移动。 如果 LP 较高、我会购买引线式封装(易于焊接)、选择2层设计、进行"宽松"布局、并快速、经济地完成工作。 但是、如果 LP 较低、我将购买小型封装、选择4层设计、并花更多时间优化布局。 由於时间和金钱都是有限的，我希望能够预先作出明智的决定。 我不想持续推出迭代 v1、v2、v3、... 直到我获得所需的过冲。

我的问题是-  
1. 1A/ns 压摆率计算是否正确？ (TF = tr =~10ns、  Imax = 10A)
2.如何计算环路电感值 LP？ L*di/dt 方法是否是"反向计算"所述 LP 值的正确方法？
3.计算 LP 值时，还必须考虑哪些其他因素(如果有)？

我不需要准确的答案、但需要足够接近的答案才能开始工作。 但是、如果有任何详细的可用资源、我很乐意详细介绍这些资源。

谢谢！

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pranit、您好！

    感谢您与我们联系！

    首先、我想提醒您、我们的 GaN 的绝对最大额定值为480V。 600V 用于过冲/瞬态用途。 如果您尝试通过我们的 FET 持续使用500V 总线、则可能会损坏器件。 在这种情况下、您可以考虑多级拓扑。

    以下是我对您的问题的评论：

    1.是的、这是一个很好的导通估算。 通常、对于半桥应用(例如在降压配置中)、关断边沿通过利用负载电流进行软开关。 软开关可显著降低开关损耗、而且压摆率也会大幅降低。

    2.是的、这是一个很好的估计值。 但是、GaN 封装内部的电感会更大 允许的实际电源环路电感可能会更小。

    强烈建议您使 LP 尽可能小、即使您有较大的裕度也是如此。 较小的 LP 可降低开关损耗、降低器件上的应力、减少振铃和 EMI 问题、并提高整体性能。

    如果您有任何其他问题、请告知我们！

    此致、

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、您好、Yichi、  

    感谢您的关注、我查看了其他开关。 本地提供的开关很大、但很容易焊接和放置散热器。 但是、其漏极、源极引线电感为~1.5nH。 因此、我的最小环路电感为3nH。

    使用 L*di/dt、我在1A/ns 换向速率下针对80V 过冲进行了 LP 阈值计算。 这样、我的 LP = 80nH。 LP 是总体环路电感、PCC+开关引线+所有其他电感寄生效应。

    现在我知道80nH 是我可以拥有的最大环路电感、那么我将选择本地可用的封装并努力优化布局。 这听起来不错吗？

    我强调这种预设计估计、因为时间和资金都很有限。 选择最佳解决方案和组件对我来说成本有点高。 使用本地可用的 GaN 开关可以缓解很多问题、但我怀疑是否允许3nH 电感？ 如果是、则对于布局和其他寄生效应、我计划将 LP 保持在5nH 以下

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果您计划使用具有不同封装的分立式 GaN 解决方案、则可能会遇到较大的栅极环路和共源极电感。 系统性能可能会受到进一步的负面影响。

    您可以尝试使用分立式 GaN +驱动器、并尝试优化电源环路和栅极环路。 根据观察到的性能、您可以决定此解决方案是否可行。 如果成本是一个大问题、我会说值得您尝试。

    此致、

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我之所以选择非集成解决方案、是因为它具有灵活性和易于调试的特点。 封装上有开尔文源极引脚、因此无需担心 CSI。 为了实现灵活性、我自愿放弃了集成封装的一些优势。  

    5nH (最大值)回路电感对于1A/ns 换向是否可行？ 通过公式、它将提供5V 过冲。 即使考虑实际影响、LP 也会高于估算值、但远低于安全限值。 对于本例中建议的 LP 值以及我是否应选择引线式封装的任何注释(假设我的 di/dt = 1A/ns、VDC = 500V、Vds-max = 650V、Vds-ovshoot = 80V)

    谢谢！

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    从理论上讲、我看不到问题。 您可以尝试优化布局以获得最小的环路电感。

    此致、