主题中讨论的其他器件:TPS565208
大家好、
附件是我的系统设计的原理图。 VDD1V8从 TPS565208转换。
在600kHz-20MHz 带宽下、SD_PLL_AVDD1输出电压纹波噪声的标准为1.2mVp-p。
我已将 C337 (CFF)修改为100nF、但它不起作用。 你有什么建议吗? 谢谢你。
Muhsiu。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、Muhsiu、
在较高频率下、COUT 和布局产生的影响最大。 请观看以下 LDO 基础知识 PSRR 视频:
在输出端添加一些0.1uF 和0.01uF 电容器可能会有所帮助。 此外、SENSE 引脚(引脚2)可连接至更靠近负载的位置(根据原理图、不清楚是否发生这种情况)。
此外、查看噪声是否位于接地平面上。 如果直流/直流转换器或其他开关稳压器的噪声耦合到 GND 平面上、则 LDO 无法对其进行滤波。
但愿这对您有所帮助。
您好、Muhsiu、
测量 GND 噪声并不容易、需要非常敏感的测量。 需要注意的一点是、没有接地平面是理想的。 与所有铜迹线一样、它具有寄生阻抗。 要测量噪声、您必须在 PCB 上选择几个 GND 点并使用敏感探针。 可能需要查看电源进入 PCB 的 GND 和 LDO 的 GND。
另一个值得注意的地方是 GND 噪声源可能是板载直流/ C 转换器。 查看转换器的输入电流时、从驱动低侧 FET 转换到高侧 FET 时是否存在大尖峰电流? 如果是、解决此问题可能会解决 GND 噪声问题。
但愿这对您有所帮助。
尊敬的 John:
我在 LDO 输出端添加了3 x 0.1uF/0402/16V MLCC。 但是、它不起作用。 在我看来、由于 PCB 上的封装尺寸为0603和0805。 0.1uF 无法在此 PCB 上利用小 ESL 和 ESR 优势。 我可能需要使用0402封装来保持 ESL 较小。 此外、过孔设计需要进行优化、以使电流环路尽可能小。
BTW、感谢您提出另一个想法。 [另一个需要观察的地方是 GND 噪声源、可能是板载直流/ C 转换器。 查看转换器的输入电流时、从驱动低侧 FET 转换到高侧 FET 时是否存在大尖峰电流? 如果是、解决此问题可能会解决 GND 噪声问题。]
如果是、如何解决该大尖峰电流? 添加 Rboot 以降低 MOSFET 的导通速度? 还是添加小型去耦电容器、放置在与 Vin 引脚一样近的位置?
谢谢你。
Muhsiu。