This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/890812/tps549b22-enable-pin-logic
您好！
我知道引脚4 (EN_UVLO)可用于根据 PVIN 和 VDD 连接在一起时施加到引脚的电压设置欠压锁定电压。 我想知道该 IC 是否具有主使能引脚、该引脚在连接高电平或低电平时会关断 IC？
Andrei Marinescu
TPS549B22没有完全禁用 IC 的专用禁用功能。
当 VDD = 12V 且 EN_UVLO = 0V 时、VDD 引脚将消耗大约700uA 的偏置电流。 为了进一步降低该值、需要将 VDD 降低到低于其 UVLO 电平。 这可以通过在 VDD 源极和 VDD 引脚之间放置一个 P 沟道 FET 来实现、但从 VDD UVLO 关断状态重新启动器件将需要重新运行引脚检测。
