[参考译文] LM5114：四倍字形尺寸(&quot)；VDD cap？四倍字形尺寸(&quot)；

Brian、

您说的是100N+10n 电容器吗？ 这可能太小。 根据所驱动的 MOSFET、VDD 的 LM5114旁边应需要大于1uF 的总去耦电容。

您可以估算 MOSFET 栅极电荷、VGS、电源电压(VDD)上的最小可行去耦电容以及可接受的纹波/Δ(V)大小。 如果 您认为合适、则可能需要在 PCB 布局中添加额外的焊盘来填充额外的电容器。

在这种情况下、一个很好的参考设计是 LM5114 EVM。 第7节中的原理图 指定了 LM5114的1uF 电容。 我会将其作为最小值。 请注意、随着 VDD 的增加、X7R 电容将会更低。 因此、建议检查电容数据表以查看设计 VDD 电平下的有效电容、并确保 X7R 电容器的额定电压足够高。

去耦电容器的目的是提供非常本地的电荷源、以便对需求的快速变化做出响应、例如在 MHz 频率下对 MOSFET 栅极充电。 寄生电感、如 PCB 迹线电感、甚至电容器的寄生电感、都无法快速改变电流、这就是需要存在去耦电容器的原因、否则 VDD 中将出现噪声/纹波。

更宽的 PCB 布线+并联多个去耦电容器、而不是仅放置单个去耦电容器、也会降低该电感、这与足够的 VDD 去耦电容同样重要。

如果您有任何其他问题、请告诉我。 如果这清除了所有内容、请单击绿色按钮。

最好

Dimitri  

Brian、  

一种简单的方法是在大约比栅极电容器大100倍的情况下选择旁路。 更简单的方法是简单地匹配评估板设计中使用的1uF 旁路！ 您将看到我们如何从下面的公式中获得该方程。  

[引用用户="Brian Machesney"]

我只驱动大约1/3的栅极电容、但在 LM5114 EVM 应用手册中规定的频率的50倍时。 如果我简单地将 dV/dt 的总去耦电容提高50X、栅极电容的降低3X

[/报价]

并非如此 、而是频率和栅极电容都会影响选择。您所驱动 MOSFET 的栅极电容影响最大、因为这在每个时钟周期中消耗的电流最大。 我想你不应该太麻烦小数点和得到准确的值。 这更多的是估算最小可行旁路电容。

有一种估算方法：I_DD 是 LM5114数据表中的静态电流，D*I_GSS 是 MOSFET 数据表中的栅极->源极泄漏。 您将选择 VRIPPLE、例如、您希望 VDD 上的纹波不超过1%。  

[引用用户="Brian Machesney"]

我找不到园艺式 UF 大小电容器的 ESL 的任何规格。 您能给我提供有用的参考吗？

[/报价]

我可以向您指出一些参考文献。 可能并不总是列出 ESL 规格。 但请注意、与其他技术相比、陶瓷电容器本身的 ESL 已经更低。

• 这里是有关电容器选择的很好的资源、但一般而言、如您在适当的额定电压下提到的 X7R 将是一个很好的选择。
• 这是参考 PPTX  
• 本技术手册中的第3.1节 对栅极驱动器中的电容器大小计算给出了一些见解。

我希望这对您有所帮助、并回答您的问题。 如果我已经回答了您的问题、请单击绿色按钮。 如果您有更多问题、一定要告诉我们。

最好

Dimitri  

Brian、

您不会希望电感下降到低于您工作频率的水平。  

关于电容器自谐振：在自谐振频率下、电容器具有最低阻抗、换句话说、就像陷波滤波器。 在其他应用中、可选择非常接近工作频率的去耦电容器自谐振、以帮助提供尽可能干净的电源。 您可能无法按照自己的想法控制这种情况、这是可以的。 仅仅是布局方式就会产生影响。 重要的是具有足够的电容、并将其并联放置在尽可能靠近器件的位置。

我希望这对您有所帮助、并回答您的问题。 如果我已经回答了您的问题、请单击 绿色按钮。 如果您有更多问题、一定要告诉我们。

最好

Dimitri