主题中讨论的其他器件：TPS92518、
大家好、
我有一个包含标题中提到的 IC 的系统、我想澄清一些要点：
1) 1)"建议在250倍 PWM 频率和2000倍 PWM 频率之间的开关频率下运行。" 不满足此要求会产生非线性、我可以在调整 PWM 设定点时清楚地观察到这些非线性。
在 TPS92662中、我注意到两个主时钟：第一个时钟是 IC 的时钟、其分频器通过 PWMTICK 寄存器进行设置(让我们将其称为频率 Fclk)。
第二个是实际的 PWM 调光信号、持续1024 * Tclk (让我们称之为 fdim 频率)。
现在、接下来的2项中哪项应该为真：Fdim <1/250 Fbuck 或 Fclk <1/250 Fbuck？
2) 2)我使用了一个8 MHz 的振荡器晶体、PWMTICK 分频器= 2。 这意味着总的 Fdim 为3.9kHz。 VLED (12个 LED)构建为34V、电压源为48V。
我优化 了 TPS92518上的 Toff LEDc_TOFF_DAC、使其以最快的可用频率工作(以便最大限度地减小上述点所述的非线性)。 因此、34V、0.7A 的负载被切换。
在 fdim = 3.9kHz 时、这会导致电感器产生极高的噪声(4kHz 也是人类听觉带宽的峰值)。 这很烦人！ 您能否建议一些技巧来降低电感器的噪声？ 我要用16MHz 的晶体替代晶体、因此我的 Fdim = 7.8kHz：这会更好、但我们仍然距离16kHz 很远、这是大多数成年人听不到任何内容的频率。 此外、我还对 LED 的相移进行了一些实验。 但这会引入另一个问题、我在下面的一点中对此进行了说明。
3) 3)为了减少第2)点中的噪声、我尝试将我的6个 LED 灯对分配到天堂般的位置。 在我的设置中、我使用 TPS92662-Q1 IC 来控制2组独立的12个 LED 耦合、每个分流 FET 控制2个 LED (总共24个、但2组12个完全独立、每个组由6个 FET 控制)。 每组都有自己的降压通道、每个 LED 都有2.8V 的正向压降。 这种相移给我的设计带来了真正的负担。 如果我不使用相移、那么并联工作的 LED 耦合数量为6且 FDIM=3.9kHz。 如果我将每个 LED 灯对移动1024/6 Tclk、则 Fdim 会移动到23.4KHz。 这可以解决噪声问题、因为电感器以大于人类最大听声频率的频率振荡。 问题是当 LED 的宽度超过1024/6时、相位开始重叠。 这意味着 Vled 从0-5.6V 到5.6-11.2V 范围内移动。 由于 Toff 经过优化、可在 Vled = 5.6V 时工作、因此当2个 LED 耦合打开(11.2V)时、将超过降压最大频率(Ton 或 Toff < Tleb)。 因此、我必须将 PWM 调光范围从0-100%限制为0-16.7%(100/6)。 这对我的设计造成了严重的负担。
由于我实际上不需要1024个设置点、因此对于我而言、一个简单的解决方案是将节拍数从1024减少到128。 如果可能、我可以执行以下操作：1相(所有6个 LED 同时激活和停用)、FDIM = 3.9KHz *(1024/128)= 31.2 KHz。 这样、我可以针对 34V 优化一次 LED_TOFF_DAC、振荡将超出人类听觉带宽。 这是可行的吗？
4) 4)最后一个问题仍然是有关相移的问题。 假设我有6个以上的 LED 耦合在1024个节拍范围内、如天堂般地移动(每个相位在下一个相位之后移位171个节拍)。 现在，如果我将最晚 LED 的宽度设置为大于剩余时间的值(171*5 = 855 -> 1024-855= 169)，会发生什么情况。 例如、如果我将此宽度设置为200、最后一个 LED 是否会在1024周期结束时停止传导、或者它将叠加在下一个 LED (相位= 0的 LED)中。 从数据表中、它应该停止、但从示波器中、我看到最后一个和第一个 LED 阶段重叠。 事实是什么？
提前感谢
