请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS54561 主题中讨论的其他器件： SN74LVC1G125
您好！
我们将基于 TPS54561实施电源、并希望了解有关外部 同步的一些说明。
数据表7.3.12指出：
' RT/CLK 引脚可以从外部系统时钟接收频率同步信号。 要实现此同步功能、请通过图37所示的任一电路网络将方波连接到 RT/CLK 引脚。 施加到 RT/CLK 引脚的方波必须在低于0.5V 和高于2V 的电压下切换、并且脉宽必须大于15ns。 同步频率范围为160kHz 至2300kHz。 SW 的上升沿将与 RT/CLK 引脚信号的下降沿同步。 外部同步电路的设计应确保同步信号关闭时、默认频率设置电阻器从 RT/CLK 引脚连接到接地端。 使用低阻抗信号源时、频率设置电阻器与交流耦合电容器并联连接到端接电阻器(即50 Ω)、如图37所示。 当信号源关闭时、两个串联的电阻器提供默认的频率设置电阻。 电阻之和应将开关频率设置为接近外部 CLK 频率。 建议通过一个10pF 陶瓷电容器将同步信号交流耦合到 RT/CLK 引脚。"
我们计划使用三态缓冲器 SN74LVC1G125来驱动该引脚、我们仅在存在有效同步信号时启用该缓冲器。 那么、我们的理解是否正确、即我们可以将引脚驱动为 高阻态时钟源、因为缓冲器将为高阻态、直到我们启用同步、并且缓冲器中的缓冲器将符合驱动信号要求？ 或者、我们是否应该记住其他问题、并将引脚驱动为低阻抗源？
此致、
Magnus
