• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 293 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC2897A：PMP3162参考设计上的 VBIAS/VDD 电压电平

admin
Guru**** 2386290 points
Other Parts Discussed in Thread: PMP3162, UCC2897A, UCC27511
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/943127/ucc2897a-vbias-vdd-voltage-level-on-pmp3162-ref-design

器件型号：UCC2897A
主题中讨论的其他器件：PMP3162、 UCC27511

对于 UCC2987A 参考设计(PMP3162)、我对 VDD 引脚上的电压电平(通过 Vbias)感到困惑。  原理图显示了36-72V 输入范围，主变压器的输入比为2：1 (一次侧：辅助)。  在计算出的 Dmax=0.683时、这意味着辅助绕组上的偏置输出为[(18V * Dmax)- Vd]或大约11.7V、不足以超过12.7V UVLO 峰值。  DMIN 是 Dmax 的一半、可提供相同的偏置电压。

我缺少什么？

支持文档 SLUA535A (了解和设计使用 UCC2897A 的有源钳位电流模式控制转换器)显示了用于偏置生成的次级侧辅助变压器的计算、但我使用的是隔离式电源(必须在初级侧生成偏置)、因此这里没有帮助。

谢谢！

  • 0
    TI__Guru**** 2386290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    在同一参考设计的相关说明中、USS2897A 的数据表指定了 VREF 上的最小电容以及 VREF 和 VDD 电容之间的比率(为清晰起见、对措辞进行了调整)：

    "建议的 CVREF 值为0.22μF Ω。 最小旁路电容值为0.022μF μ F ... 而最大值约为22μF μ V。 VREF 和 VDD 上的电容应最小为1：10。"

    如果我正在正确读取该值、则 VDD 上的电容应为 VREF 上的10倍(考虑到 VDD/PVDD 上消耗的电流较大、这是合理的)... 然而、本参考设计的 VREF 为1uF、VDD 为0.1uF (完全相反的比率)。  当然、为 VREF 选择的值会对 Cboot 所需的电容值产生很大影响、因此这是一个很大的问题。

  • 0
    TI__Guru**** 2386290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel：

    启动期间、VIN 通过 UCC2897A 内部 JEFET 连接到 VDD、并通过该 JFET 突破 UVLO 开启阈值(12.2V)。 IC 开始开关、内部 JFET 关闭、直到 UVLO 关闭、才能自举 VDD 绕组电压。 只要自举绕组电压保持高于 UVLO 关闭电压(8.4V)、则该电压为~11.7V。

    此致、

    Steve M

  • 0
    TI__Guru**** 2386290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Daniel：

    我认为您不应该得出 VREF 和 VDD 上电容器之间比率为10：1的结论。 VREF 需要一个严格的电容器以实现稳定性、我建议使用0.1uF 电容器。 PVDD 是为驱动器输出级供电的偏置电压、使用外部栅极驱动器时、0.1uF 可能正常。 UCC27511应该有一个0.1uF 的本地 VDD 旁路电容器、但是我也建议使用一个更大的并联陶瓷电容器来提供驱动 Q4和 Q6并联组合的栅极所需的电荷。 PMP3162参考设计似乎依赖于 C21 (偏置大容量电容器)、但最好允许本地大容量电容。

    此致、

    Steve

  • 0
    TI__Guru**** 2386290 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    很划算，Steve…… 似乎我们在考虑如何支持 VREF/VDD。  自举完成后、我没有考虑使用 Cbulk (C21)、但引脚上悬挂的电容很大、因此这似乎是合乎逻辑的。  我目前有一个0.1uF 的 VREF 挂起、一个1uF 的 VDD 挂起(在我的情况下、CBULK 输出大约为430uF)、 栅极驱动器的输出电容为0.1uF、因此、再说一次、我们将同步 运行一个快速计算器、以查看驱动器上是否需要更多的大容量电容。

    我完全忘记了 VIN 上的 JFET ... 计算组件值的时间太长了，所以在杂草中已经停机了。 谢谢！