[参考译文] UCC5390：PCB 查询

您好 Howard、

感谢您的提问。 我在高功率驱动器组的应用团队工作。

我将向能够提供有关此布局的更多见解的人介绍这个问题。 我将在明天向您提供有关我希望何时能为您提供答案的最新信息。

谢谢、此致、
扎沙里

Zachary、

谢谢你。

除上述问题外，我们还想知道：

1.当温度升高时，“阻隔电容、输入到输出”是否会变大？ 由于"隔离电阻、输入到输出"在高温下会降低。 我们可以通过该参数了解什么？

2.温度升高时 CMTI 是否会降低？ 我知道我们可以保证 CMTI 在整个温度范围内>100kV/us。  

Don、

这不是因为它对我们的器件有负面影响、这是因为它会缩短您的有效爬电距离和间隙距离、从而降低隔离的有效性。

我不理解、我的知识是爬电距离和间隙仅与第一层上的铜有关。 另一层上的铜也会影响它吗？ 您有什么材料可以帮助我理解它吗？ 谢谢。

此外、如果您能分享一些材料来帮助我了解我昨天在同一个主题中询问的参数"隔离栅电容"、我不知道它将如何影响器件的行为以及它是否受温度影响、那将是很棒的。

您好 Howard、  

关于虚假导通、这绝对不是一个好的做法、在器件下方进行跟踪而不是建议的布局、因此很难量化风险。

第二层如何？ 第2层的详细信息是什么？

请告诉我您的想法。

Wei

Wei、

根据我在线搜索的文件、爬电测量 PCB 导体之间沿绝缘材料表面的最短距离。  

因此、我的理解是、如果正确、爬电距离仅在 PCB 同一层(顶层和底层)上的两根铜之间、而不是在不同层上的铜之间。  

电弧应与间隙相关、因为它是空气击穿、而不是爬电。

如果我错了、请纠正我的问题。

https://resources.altium.com/p/high-voltage-pcb-design-creepage-and-clearance-distance

Howard、 您的理解是正确的。 我在 PCB 内部电弧方面有一些糟糕的经历、这让我想到爬电。

回到耦合、在这种情况下、很难量化该耦合和误导通。 您是否知道客户喜欢这种方式的原因？

Wei。

Wei、

谢谢你。

客户不是有意这样做的。 他们只是希望覆铜平面保持完整且较大、并且已经以这种方式绘制 PCB 并制作一些完整的产品。

这就是为什么他们问我们为什么在 UCC5390下建议不使用铜、隔离(爬电/间隙)似乎不是原因、那么我们为什么建议这样做？  

您好 Howard、

如果它们仍处于 PCB 布局阶段、我们建议固定 PCB。

如果他们已经制造了 PCB、则可以继续调试并测量驱动器的行为。

我们没有有关测量与输入耦合的噪声的数据、该噪声由驱动器下方的铜进行测量。 所有数据均在 EVM 上或类似器件上、无需任何铜缆。

第2层 BTW 上有什么？

谢谢。

Wei、

第2层没有铜。

那么、我们建议在 UCC5390下不要使用铜、因为噪声可能会耦合到 UCC5390的输入、对吧？ 但我们没有任何统计数据、只是在理论上、对吧？

我们还观察到、在高温下虚假导通概率会上升。