This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM5116:使用栅极电阻器最大程度地减小 SW 节点振铃

Guru**** 1869600 points
Other Parts Discussed in Thread: LM5146, LM5116, PMP11257, LM5146-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/902857/lm5116-minimizing-sw-node-ringing-by-using-gate-resistor

器件型号:LM5116
主题中讨论的其他器件:LM5146PMP11257LM5146-Q1

您好!

我担心高侧 MOSFET 导通时 SW 节点振铃。 我的输入电压为87V (绝对最大值)、但如果可能、我希望使用100VDS MOSFET。 因此、我需要仔细确保 SW 节点振铃非常有限。

数据表中确定的一种解决方法是使用高达2.2R 的栅极电阻器来降低高侧 MOSFET 驱动的速度。 但是、与拓扑几乎相同的 LM5146数据表相比、建议将相同的2.2R 与升压电容器串联。 第二个选项对我来说似乎更好、因为它会减慢导通速度而不是关闭速度、这似乎是一种更节能的方法。 你能提出建议吗?

此外、如果您可以解释栅极驱动器如何根据 LM5116数据表版本 SNVS499H 遇到负电压:
"在某些应用中、为了控制开关尖峰、可能需要减慢高侧 MOSFET 导通时间。 这可以通过在高侧栅极上添加一个与 HO 输出串联的电阻器来实现。 应 Ω 大于10k Ω 的值、以免干扰自适应栅极驱动器。 Ω 仔细评估为此功能使用 HB 电阻器的情况、以免对高侧驱动器造成潜在的有害负电压、并且通常限制为最大2.2 μ V "
有趣的是、TI 参考设计 PMP11257使用10R 电阻器、这似乎不符合上述数据表建议。

非常感谢、

Shane

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shane、

    缓解振铃的最佳方法是通过最大限度地减小输入电容器 MOSFET 开关环路的面积来优化 PCB 布局。 最大限度地减小开关环路的寄生电感至关重要、因为寄生元件中存储的能量会在开关转换期间谐振并最终消散。 有关功率级布局的最佳实践、请参阅应用手册 snva803。 另请参阅 how2power.com 上的"直流/直流转换器 EMI 工程师指南"的第6部分。

    就栅极电阻而言、您是正确的-将其与引导电容器串联放置意味着仅会影响导通转换。 栅极电阻的大小取决于 FET 的 Ciss 和其他 FET 参数。 栅极环路电感也很重要、因为这会导致振荡栅极波形、因此建议将 HO 和 SW 作为差分对从控制器连接到高侧 FET。  有关更多详细信息、请参阅 LM5146-Q1数据表中的 PCB 布局指南。

    此致、

    Tim

    www.ti.com/widevin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tim、

    所有这些都非常有用、并且是很好的文章。

    由于成本原因、我尝试尽可能坚持使用2层 PCB、因此我计划降低高侧导通速度、并在尽可能降低寄生效应的黄金原则之外、允许使用缓冲器。

    我发现栅极电阻器非常依赖于所选的 MOSFET、目标是不干扰自适应栅极驱动、但仅降低导通速度似乎不会导致出现任何问题。 我的主要影响是增加开关损耗。 你同意吗?

    您能不能对有关栅极驱动器负电压的数据表注释进行任何澄清"...  因此不会给高侧驱动器带来潜在的有害负电压" ? 我缺少一些东西、但我看不到什么机制会导致与栅极电阻器相关的负电压。

    非常感谢、

    Shane

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shane、

    是的、正确、栅极电阻的主要影响是开关损耗增加。

    关断时栅极上的负电压与栅极环路寄生电感相关、栅极电压可能会谐振至低于 GND (或高侧的 SW)。 通常、MOS 上拉和下拉器件上有从 GND 到 LO 和 LO 到 VCC (或从 SW 到 HO 和 HO 到 BST)的内部二极管、但这些二极管通常不限制高频尖峰。  

    此致、

    Tim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tim、

    我假设外部低侧 MOS 固有二极管也不会对高频下的负电压有太大帮助?

    谢谢、

    Shane

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shane、

    振铃持续时间通常太短、无法使体二极管导通和钳位。 此外、 在封装 接合线和外部电路寄生电感上也会持续出现谐振。

    此致、

    Tim

    www.ti.com/widevin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tim、

    好的、明白。 非常感谢您的专家建议!