This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMZ30606:同步问题

Guru**** 2387080 points
Other Parts Discussed in Thread: LMZ30606
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/903532/lmz30606-synchronization-issue

器件型号:LMZ30606

您好!

我想使用 LMZ30606为 FPGA 供电、并希望将 LMZ30606与来自同一 FPGA 的 GPIO 引脚的信号同步。

我想、可以直接将 FPGA 的 GPIO 连接到 LMZ30606的 RT\CLK 引脚、两者之间不存在470pF + 1kOhm 的净电阻、如数据表的图28所示。

如果尚未配置 FPGA、则其 GPIO 处于高阻抗状态、因此 LMZ30606处于 RT 模式并以 RRT 设置的频率进行切换。

配置完成后、FPGA 开始切换 RT/CLK 引脚、以便 LMZ30606切换至 CLK 模式。

到目前为止、一切似乎都正常。

但是、如果 FPGA 因某些故障突然停止切换、并且 RT/CLK 引脚在0或1状态保持有效、会发生什么情况?

LMZ30606是否会继续使用某个频率或停止工作?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Igor、

    是的、我们需要防止某些东西将 RT/CLK 引脚保持在高电平或低电平。  这就是我们在图28中展示 RC 电路的原因。 请使用该电路或确保您的时钟信号具有高阻抗。