[参考译文] UCC21750：使用 LTSpice 仿真

admin

Other Parts Discussed in Thread: UCC21750

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/945305/ucc21750-simulation-with-ltspice

器件型号：UCC21750

尊敬的 TI 支持团队：

我´m 使用 LTSpice XVII 来仿真栅极驱动器 UCC21750的电路、但我的 OUTL 和 OUTH 信号有问题。在附录中、我会向您发送当前状态的屏幕截图(原理图和测量结果)、但问题在于没有 CANL 或 CANH 信号的输出信号。
我猜是缺少使能信号、但如果我用5V 信号连接 RST_EN 引脚、则无法编译 LTSpice 工程、程序会崩溃。

我在仿真中出了什么问题？

如果你能解决我的问题、我会很高兴。

提前感谢、
此致

Michaela

5 年多前

0 admin 5 年多前

TI__Guru**** 2771175 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Michaela、

欢迎使用 E2E！

有时、仿真很难正常工作。我注意到的一件事是、在您的仿真 V (rst)信号中保持低电平。在原理图中、我只在 RST 引脚上看到一个标签、而不是在原理图中的任何其他位置看到。该引脚应拉高以确保正常运行。

如果拉高 RST 不起作用、请告诉我、我将尝试在我的末端模拟您的配置、以查看可能发生的其他情况。

此致、

Andy Robles

0 admin 5 年多前

TI__Guru**** 2771175 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Robles 先生：

感谢您的回答。

我已经尝试将 RESET_ENABLE 引脚拉至高电平、但我的仿真符合3小时以上的要求、没有解决方案、并且崩溃。

我是否必须将 RESET_ENABLE 引脚拉至高电平的整个时间、还是仅仅是脉冲？

如果您能尝试模拟我的配置并给我反馈、我会很高兴。

此致、

Michaela

P.S.：我已连接我的 ltspice simulation.e2e.ti.com/.../UCC21750_5F00_simulation.zip

0 admin 5 年多前

TI__Guru**** 2771175 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Michaela、

我将查看您的仿真、因为编译不需要这么长的时间。我将在剩下的时间里忙碌、因此我将无法在下周初之前了解这一点。请通过电子邮件联系我、以便我们继续解决您的问题。

此致、

Andy Robles

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] UCC21750：使用 LTSpice 仿真