[参考译文] UCC21750-Q1：使用 BJT-CB 时如何连接 CLMPI 引脚？ 如何将 AMC 函数与潜在的长 AMC 环路相结合？

您好、Zack、

这些是好问题！

[引述用户="Zhehui Guo]1. 如果 SiC MOSFET 需要额外的 BJT-CB (>10A)、在哪里连接 CMLPI 引脚？ 我在 E2E 中找到了有关此问题的网站链接、但该链接不再可用。 请您再次解释这个问题吗？ 我认为 CLMPI 应该通过0欧姆电阻器直接连接到功率 MOSFET 的栅极端子、但我不确定。

即使与电流缓冲器配合使用、CLMPI 也可以直接连接到 IGBT 栅极、如下图所示。

如果您需要的电流高于内置的4A 米勒钳位电流、则可以使用以下电路、使用 PNP 下拉栅极。

我不确定您是否确定需要比这更高的电流。

请注意、CLMPI 应通过粗布线连接到栅极以降低寄生电感、并应尽可能缩短与栅极的距离。

当它显示为 CLMPI 时、我们知道它的"内部米勒钳位"、这意味着有一个内部 MOSFET 以及连接到该引脚的比较器、该引脚可感应并通过同一引脚下拉栅极电压。

当我们在第二个图中使用带有 PNP 下拉电路的 CLMPI 引脚时、感应功能必须以某种方式连接到栅极、因此从发射极到基极的电阻器 其目的是在不短接 PNP 的情况下将其连接起来、以感测何时达到米勒钳位阈值。 一旦达到该值、内部 FET 将下拉、从而允许基极电流流动、PNP 将比内部更"强"米勒钳位下拉、但我们可以看到内部 FET 也可以通过一些电流来拉栅极、这取决于电阻器值。 如果您需要对此进行更多解释、请告诉我。 使用此电路时需要考虑一些注意事项。

[引述用户="Zhehui Guo]2. 如果 CLMPI 引脚必须远离其连接目标、您能否提供一些建议来保持 AMC 功能有效。 例如、如果引入额外的 BJT-CB、则 AMC 环路会随着阻抗的增加而变得更长、这将对 AMC 性能产生负面影响。 我发现一些人将 CLMPI 引脚与外部 PNP 晶体管(放置在栅极端子旁边)连接、以形成 AMC 功能。 您如何看待这种方法、您是否有实施此方法的建议？ 或者您是否有其他更好的解决方案？[/引述]

如果 IGBT 栅极距离很远、我们可以推荐一些选项。 我之前提到的选项是使用连接到 CLMPI 的 PNP 下拉电阻器、它可以正常工作。

我们还在 UCC217xx 中提供了专门用于解决此类问题的变体 UCC21732和 UCC21736、它们实际上具有"External Miller Clamp、CLMPE 引脚显示了这一点。

从本质上讲、CLMPE 引脚仅驱动 N 个 MOSFET、您可以将其放置在非常靠近栅极的位置、电路如下所示。 您可以使用 MOSFET 选择以及从 MOSFET 漏极连接到 IGBT 栅极的电阻器来调节电流。

当使用此电路或带 PNP 的电路时、您必须考虑一些因素、大致如下：

使用 CLMPE 时、米勒钳位阈值在 OUTL 引脚处测量、 因此由于使用了缓冲器(VBE 压降、电阻器压降等)、栅极电压和引脚处测量的电压将存在一些差异、 但这不会影响米勒钳位系统的效率。

当 使用带有 PNP 下拉的 CLMPI 引脚时、您需要在通过电阻器和 PNP 连接到栅极的引脚处测量它、这一概念与此类似

但是、如果您选择其中一个、则功能集会有所不同、下面我将重点介绍这些功能集。 具体而言，一个具有2LTO+STO 而不是仅 STO，而 UCC21736具有更高的 STO 电流。 我们没有模拟至 PWM 通道、而是"有源短路"、您可能不会使用它。

两者都具有 OC 检测、而不是 DESAT。 OC 可配置为用作 DESAT、但它是一个值得提及的差异。

希望这对您的问题有所帮助。 如果我已经回答了您的问题、请按绿色按钮告知我。 如果您需要澄清或有其他问题、请不要在这里跟进。

最好

Dimitri

您好、Dimitri、

非常感谢您专业的回答。 我对您在第一个问题中发布的图2非常感兴趣。 您能解释有关使用此电路(CLMPI+PNP 下拉方法)注意事项的更多详细信息吗？ 第一个问题中的图2有一个问题：我们能否将 PNP 的集电极端子连接到 VEE (例如-5V)而不是 GND？

Bests、

Zack

您好、Zack、

[引用用户="Zhehui Guo"]我们能否将 PNP 的集电极终端连接到 VEE (例如-5V)而不是 GND？

是的、实际上它应该连接到 VEE！ 这是我不删除符号中的"GND"的错误。 收集器应连接到 VEE。

[引用用户="Zhehui Guo"]您能解释更多有关使用此电路(CLMPI+PNP 下拉方法)的注意事项的详细信息吗？

由于从 IGBT 栅极到 CLMPI 引脚的路径中有电阻器，因此从栅极电压到受监控电压可能会有一些延迟。

另一个考虑因素是、栅极电压不会像使用具有 CLMPE 引脚的内部米勒钳位或 MOSFET 时那样完全下拉至 VEE。 这是使用 PNP **时不可避免的部分

虽然它将被下拉至 VEE、但如果存在导致栅极电压跳变的 dv/dt、则 PNP 仅在 IGBT 栅极电压(PNP 发射极)至少~0.7+VEE 时才会导通、因此响应与内部米勒钳位略有不同、 或由 CLMPE 引脚控制的 FET。 由于米勒钳位处于活动状态时、内部/外部 FET 将始终具有 VGS/VTH、因此它应对 dV/DT 中的跳转具有更快的响应。 我可以仿真 PNP 情况并将其与外部 FET 进行比较。

如果您有任何疑问、请告诉我！

最好

Dimitri

尊敬的 Dimitri：

感谢您的耐心和专业回答。 非常感谢。

Bests、

Zack

Zack、

我进一步思考了这个问题、实际上、我之前提到的一点是不正确的。

当 CLMPI 引脚与 PNP 配合使用以增加米勒钳位下拉电阻时、它仍能够在最初时一直下拉至 VEE、内部米勒钳位 FET 在 PNP 的|VBE|< 0.7时提供最终下拉电阻、从而导致其关闭。

因此、我想考虑的是、虽然它将被下拉至 VEE、但如果存在导致栅极电压跳变的 dv/dt、则 PNP 仅在 IGBT 栅极电压(PNP 发射极)至少~0.7+VEE 时才会导通、 因此、响应与内部米勒钳位或由 CLMPE 引脚控制的 FET 略有不同。 由于米勒钳位处于活动状态时、内部/外部 FET 将始终具有 VGS/VTH、因此它应对 dV/DT 中的跳转具有更快的响应。 我可以仿真 PNP 情况并将其与外部 FET 进行比较。

我会修改上述回应，以避免日后出现混乱。

谢谢、

最好

Dimitri

[引用 user="diversger"]

您好、 Dimitri、

我对您发布的图片和表格很感兴趣。 您是否可以提供它们的来源？ 谢谢。

[/报价]

您好！

我们没有在任何地方的 Web 上共享这些内容。 我们在 E2E 上提供了一些比较表

最好

Dimitri