请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS22967 您好、E2E、
在 TPS22967 DS 的第9.1.2节中、它指出：
由于 NMOS 开关中集成了体二极管、因此强烈建议使用大于 CL 的 CIN。 当系统电源被移除时、大于 CIN 的 CL 会导致 VOUT 超过 VIN。 这可能导致电流从 VOUT 流过体二极管并进入 VIN。 建议将 CIN 与 CL 的比率设置为10比1、以最大程度地减小启动期间浪涌电流导致的 VIN 骤降；但是、为了使器件正常运行、不需要10比1的电容。 小于10比1 (例如1比1)可能会在开通时因浪涌电流而导致 VIN 骤降略大。 可通过在较长的上升时间内增加 CT 引脚上的电容来缓解这种情况(请参阅下文)。
在我客户的应用中、他们使用的 Cin 为47uF、Cout 为22uF。 但是、FPGA 输入端还有一个额外的100uF + 47uF 的 Cout。 Cin > Cout 规格有多重要。 如果负载开关的输出与 FPGA 之间存在一定距离、这是否有助于减少对更多 Cin 的需求？ Cin 节点是否有22uF 的电容、Cout 是否有169uF 的电容？
谢谢！
Russell
