您好！
我正在测试使用 TPS650861为 LS1043A CPU 内核供电的新定制板。 我的设计基于 TPS650860-EVM 方案、严格遵循您的用户指南(专门介绍 LS1043A)(SLVUBK0B)。 我使用 TI 网站上提供的针对 LS1043A 的 OTP 程序。
电源序列结束、全局"电源正常"状态良好。 但是、我注意到前3个电源轨(P5V、P3V3和 P1V8)的启动斜坡 并不单调、似乎很难斜升、而其他电源轨看起来没有问题。 (注意：我们的 Vsystem = 6.3V)
我加入了一些屏幕截图。 您能告诉我这一问题的原因是什么？
此致。
前4个电源轨加速：
详细的轨到轨斜升(具有开关节点)：
您好、Samuel、
感谢您的跟进。
查看原理图、我的第一个问题是、我认为 FBVOUT1设置不正确。 看起来 GND 的电阻为18.59k Ω、然后进入高阻抗 FBVOUT1引脚的电阻为215k Ω、因此我希望 FBVOUT1 = VOUT1 = 0.4V。但是、您会看到输出端为5V。 原理图是否是最新的？
假设已正确完成、观察示波器快照、我怀疑 LDOA1输出电压尖峰会导致 PMIC (包括 BUCK1)关断。 在最后的示波器屏幕截图中、电压达到3.6V 时、会比电源正常状态高8%以上、并会触发电源故障。 当 BUCK1停止开关时、它会立即达到峰值。 要对此进行测试、您可以屏蔽 LDOA1电源故障、并查看是否仍然看到该行为。
我稍微担心 VREF 上的纹波。 如果在1.25V 电源上看起来可能为20mV、那么1.6%的误差会传播到 PMIC 的其余部分。 时序可能会使其与 LDO5P0 (=V5ANA=BUCK1=DRV5V_2_A1)中的压降对齐、这可能是3P3V (BUCK3)打开时的情况？
我也不喜欢 VSYS 中的压降、但看不到任何明显的原因会导致问题、它仅为300mV、这不是主要问题。 也许作为一个实验、您可以增大 C2056的大小、看看它是否有任何影响？
LDO3P3是否路由到远离 PMIC 的任何位置？ 是否有可能会有噪声注入到其中？
您好、Samuel、
您认为电容限制是正确的-数据表值为400uF、但电路板寄生效应和 Vin/Vout 条件具有一定的作用、因此可能会有所不同。
我建议减小电容。 这是一个最大电流为3A 的稳压器、因此即使是400uF 电压也是相当大的负担。 即使您假设绝对最坏情况下的负载瞬态为0A 至3A、也会在250uF 后降低返回值。 我强烈建议显著减小电容、看看您是否看到任何意外行为。
我们没有增加软启动。 我们看到一些客户已经使用0V 输出启动降压、然后通过 I2C 或使用 SLP_VID 设置将其升高、但我不建议这样做。
