主题中讨论的其他器件: UCC21732、 UCC21710、 UCC5390
您好!
就像标题所说的那样。 如果未使用米勒钳位、我是否应该将 CLMPI 引脚保持断开状态? 还是将其连接到 COM?
谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好、Don、
我意识到将问题标记为已解决可能是错误、然后要求后续行动、以便我暂时撤销已解决标志。 也许我应该先详细介绍一下引发问题的原因。
如果我放弃米勒钳位(内部或外部)和 DESAT /OC 保护、那么我有多个引脚兼容的驱动器。 几周前、我有一个关于这一点的话题。 因此、我希望在设计时不使用这些功能。 在21750中、将 CLMPI 与 VEE 绑定是合理的;但对于其他器件(例如21732)、将 CLMPE 与 VEE 绑定是没有意义的。 因此,我有两个问题:
-如果不使用 CLMPI 或 CLMPE,我能使它们保持打开状态。 如果存在保持断开的风险、那么我只需缩小引脚兼容选项的范围、这是可以的。
-假设存在风险、我选择了具有内部钳位的驱动器、那么我也可以使用它。 这会提示我有关此主题上的布局的问题。
谢谢!
尊敬的 Saurabh:
其中没有太多的价值。 显示 CLMPE/I 布线的 PCB 布局之所以与收敛到栅极节点的电阻器 R8/R7 "分离"、是因为 UCC21750属于包含外部米勒钳位 FET 控制选项的产品系列、"由引脚为"CLMPE"时指定"。
如果存在"CLMPE"引脚、该器件会驱动一个外部 NMOSFET、其漏极将连接到栅极、但不会直接连接、因此来自"CLMPE"的走线不会连接到 R7/R8的引脚1。
但在您的情况下、它具有集成的米勒钳位"CLMPI"、因此您可以在进入 GATE 的大宽迹线中将 R7/R8/R9引脚1短接。
实际上、最好将所有器件都连接在宽布线中、以连接到 IGBT/FET 的栅极端子。 单个宽迹线不仅可以减小串联电阻、而且还可以减小栅极节点处的串联电感、这会导致振铃。 因此、您可以将 R8、R7和 R9的引脚1短接为宽线迹。
为了展示这方面的实际示例、下面是 我们参考设计中 ISO5852S 的 PCB 布局、该布局具有与 Jolt 类似的功能、仅采用集成式米勒钳位。
红色:CLMPI 引脚
蓝色:OUTL
绿色:OUTH
R7/R8/R9引脚1聚合到以黄色突出显示的节点。 我们可以看到、这是一条非常宽的布线、所有这些布线都收敛到了该布线。 从系统的角度来看、这种方法的优势是减少栅极上的杂散电感(与3条窄迹线相比、单个电感更宽)。 此外、它还有助于米勒钳位工作、当内部 clmp FET 在每个周期打开时、它基本上提供了一条用于使 VEE 硬下拉栅极的低阻抗路径、从而使高 dv/dt 不会导致栅极电压跳升并导致误导通。 因此、宽迹线有助于完成此工作。
另请注意、R9应该是0欧姆跳线、或者不要添加电阻器封装、如果您使用 CLMPI、只需具有连续的跟踪。 不要在此处放置任何大于0欧姆的电阻器值。
我希望这能解答您的问题、如果您有任何其他问题、请告诉我。 如果这回答了您的问题、您可以通过单击绿色按钮让我知道。
最好
Dimitri
Saurabh、
没关系、您实际上可以在每个线程中根据需要多次标记为已解析、所以不用担心。 从我们的角度来看、这不是问题。 每次您在线程上发布新的响应时、它都会重新打开该帖子、因此我们知道我们需要查看该帖子并做出响应。
[引用 user="Saurabh Tewari"]
如果我放弃米勒钳位(内部或外部)和 DESAT /OC 保护、那么我有多个引脚兼容的驱动器。 几周前、我有一个关于这一点的话题。 因此、我希望在设计时不使用这些功能。 在21750中、将 CLMPI 与 VEE 绑定是合理的;但对于其他器件(例如21732)、将 CLMPE 与 VEE 绑定是没有意义的。 因此,我有两个问题:
-如果不使用 CLMPI 或 CLMPE,我能使它们保持打开状态。 如果存在保持断开的风险、那么我只需缩小引脚兼容选项的范围、这是可以的。
[/报价]
CLMPE/CLMPI 之间 IC 内部的功能差异:
当达到阈值~2V 时、两个米勒钳位都会尝试将 GATE 拉至 VEE、此时 PWM 输入会关闭器件(OUTL)引脚、从而将器件拉至低电平。
下面是内部米勒钳位、例如 UCC21750
您可以看到比较器输入直接位于 CLMPI 上并连接到 GATE。
这就是我们建议将 CLMPI 绑定到 VEE 的原因、这可确保米勒钳位永远不会打开、也不会导通(内部 FET 的 Vds = 0)
下面是外部米勒钳位、例如 UCC21732。
实际上、该引脚驱动一个外部 FET。 如果不使用 CLMPE、则不应将其绑定到任何电压电平。 将其保持浮动。 比较器输入来自 OUTH 而不是 OUTL、因此即使外部 FET 不存在、也无法禁用控制电路、使其无法打开。 但是、如果您将 CLMPE 连接到 VEE/VDD/COM 或任何固定电平、它基本上会使 CTL 电路块中的驱动器短路、这是一个很糟糕的主意、并且可能会因过流而损坏它。
从理论上讲、尽管我们提出了建议、CLMPI 引脚也可以保持悬空、器件将正常工作。 如果 CLMPI 引脚上有任何电荷、它将被放电、米勒钳位将保持关闭。
我们之所以建议使用隔离式栅极驱动器、是因为在我们找到隔离式栅极驱动器的应用中、它们是非常嘈杂的环境: 高 di/dt 和高 dV/dt 可能会产生干扰、如果 CLMPI 引脚悬空并偶尔将其打开或关闭、可能会耦合到 CLMPI 引脚上、也可能会导致 DESAT 故障报告出现一些问题。 因此、最好诚实地遵循我们的建议。 如果您愿意、欢迎您将其保持浮动。
[引用 user="Saurabh Tewari"]
-假设存在风险、我选择了具有内部钳位的驱动器、那么我也可以使用它。 这会提示我有关此主题上的布局的问题。
[/报价]
有助于实现 P2P 选项的最大兼容性的选项是为0欧姆跳线添加一个封装、该跳线可以将引脚短接到 VEE、并为将其连接到 GATE 添加0欧姆跳线、
例如、从上面的 PCB 布局中、我们有一个连接到测试点的跳线。 但这也可能会将其短接到 VEE。 这样、您就可以选择使用该引脚或将其短接到 VEE、如下图所示。
请记住、制作一个尝试兼容所有器件的 PCB 会牺牲密度甚至一些性能潜力。 如果这是您的目标、就像您尝试为您的项目评估一组不同的栅极驱动器并希望一个 PCB 实现所有目标一样、这很好。 尤其是对于 UCC217xx 系列的其他成员、还有其他引脚差异使得整个系列完全兼容的 PCB 具有挑战性。
但当然、在您不担心最大兼容性的情况下、决定器件有助于实现最佳布局。
下面是我们 UCC217xx 系列的比较、供您使用。 引脚差异 以蓝色突出显示。
如有任何其他问题、请告诉我!
最好
Dimitri
Saurabh、
如果您不打算使用任何过流检测、即 UCC21710 / UCC21750将为您提供相同的功能、因此无需担心。
由于您提到您可能不需要米勒钳位、DESAT、因此您可能还会考虑我们的 UCC53x0系列。 请注意、它也没有 APWM 函数。 您没有明确提到您需要它、只是在案例中提及。
另请注意、UCC53x0系列被认为是一款"简单"单通道驱动器、没有 UCC21750具有的任何故障/电源正常 RDY 信号。
我们拥有一个具有10A 驱动强度的 UCC5390、例如 UCC217xx、如果您不需要 UCC217xx 中的任何智能保护功能、该器件是您的不二之选。
但更确切地说、即使您不使用 UCC21750中提供的某些功能、但使用 UCC21750也是完全没问题的、它是一款非常强大的器件、即使不使用某些功能、电源/故障信号等功能也会对系统非常有帮助。
https://www.ti.com/lit/ds/symlink/ucc5390.pdf
最好
Dimitri
您好、Dimitri、
好的、这回答了我的所有问题。 我也去过 UCC53x0系列、但由于以下几个原因、我决定使用217xx 系列:
AIN 是我认为我最终会使用的东西
我当然需要+/-10A 电流能力
-我喜欢具有单独输出的灵活性,因为我可以对电阻器进行调优,以获得我用于仿真的确切 RG_ext (RG +驱动器阻抗)
我将使用 IN+/IN-进行互锁--因为这是一个3级逆变器应用,我不想在单个开关级别使用 DESAT。 但 IN+/IN-互锁集成了一些保护功能、否则我将使用离散逻辑实现这些保护
并非上述所有特性都存在于53x0系列中、而是我在217xx 系列中拥有的引脚兼容选项的数量、最终决定了我的选择。
感谢你的帮助。
此致、
Saurabh