• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 40 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS65916：TPS659162 + AM5718-HIREL 的 ACT2OFF 序列

admin
Guru**** 667810 points
Other Parts Discussed in Thread: AM5718, TPS22965, TPS65916, AM5718-HIREL
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/927168/tps65916-act2off-sequences-for-tps659162-am5718-hirel

器件型号：TPS65916
主题中讨论的其他器件：AM5718、 TPS22965、 AM5718-HIREL

你好。


我想问一下结合了 TPS659162、AM5718和 TPS22965的电路的断电(ACT2OFF)序列。


[状态]
-请参阅图1所示的用户指南(SLVUAO4D (TPS65916为 AM571x 供电的用户指南)配置并构建电路配置。
-将负载开关(TPS22965)输出连接到 VIO_IN (TPS659162)和 vddshv1-9 (AM5718)。


[问题]
如果外部 DCDC + 3.3V (图 1)几乎与 GPIO_5 (POWERHOLD)变为低电平的同时下降、
AM5718的断电序列要求是否未满足？ (SPRS999 (AM5718-HIREL SitaraTm处理器器件版本2.0)第180页图5-3)
(在 PORz 变为低电平之前、负载开关的输出电压下降、而 vddshv1-9下降。)

是否有任何对策？

此致、

用户6385367

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    在这种情况下、我不会担心断电序列的中断。 此设计中使用的定序在发布时已由 AM571x 团队验证。

    从技术角度来看、一旦 PMIC 的 RESET_OUT 引脚变为低电平、处理器就会进入复位状态。 当 GPIO_0与 RESET_OUT 同时变为低电平时、外部器件(在本例中为 TPS22965)在禁用后需要额外的时间才能关闭。 除此之外、电源轨上的输出电容会导致电压随时间的推移而衰减。 这两个因素都将导致 TPS22965提供的电源轨在 AM571x 数据表中给出的相同时间内变为低电平。  

    此致、

    Layne J

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Layne J、

    感谢您的快速回复。

    看你的回复、我理解、但请告诉我两件事。

    问题1.
    PMIC 的 GPIO_5 (POWERHOLD)输入复位信号(低电平)后、PMIC 输出 RESET_OUT 需要多长时间？

    问题2.
    如果 DCDC 具有输出放电功能或在 DCDC3.3V 和 LoadSwich 输入之间连接了其他元件、并且它消耗了大量电流、LoadSwich 的输出电压将立即下降。
    在这种情况下、在 PMIC 的 GPIO_5 (电源保持)输入复位信号(低电平)后、负载开关的输出电压会在 PMIC 输出 RESET_OUT 时下降。
    是否能够满足断电序列要求？
    此致、
    用户6385367

  • 0
    TI__Guru**** 667810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    请查看我的回答、了解您在以下问题。  

    请参阅 TPS65916数据表第37页的图5-5。 此图显示、在 POWERHOLD 变为低电平后、RESET_OUT 将变为低电平、无延迟。 (我试图发布屏幕截图、但它似乎未正确发布、对此我表示歉意。)

    如上所述，此定序已根据 AM571x 团队进行验证，并且他们已确认，根据 《为 AM571x 供电的 TPS65916用户指南》使用时，此 OTP 不会导致任何问题。 如果您对该电源轨的时序有进一步的顾虑、我建议联系处理器团队、他们将能够更好地解释为何批准排序以及数据表上的排序允许的灵活性级别。

    此致、  

    Layne J