[参考译文] LM5069：为什么我们需要为 LM5069添加 dv/dt 启动电路、而 LM5064没有这样的电路

您好、Bin、

dv/dt 电路的需求取决于输出端的容性负载量。 它与器件无关。 因此、即使对于 LM5064、如果存在巨大的容性负载、也需要某种形式的 dVdt 启动。
如果输出电容较低、则可能不需要 dv/dt 电路。 设计计算器可帮助您做出决策。 您能否在工具中填写系统参数并将其发送给我进行审核。 可从 www.ti.com/.../toolssoftware 获取 LM5069的设计计算器

此致、
Rakesh

您好、Rakesh、

感谢您提供的信息；我了解 dv/dt 的用途、我们可以通过 Excel 工具查看详细信息。

我之前的理解是不带 dv/dt 电路、我们将有与 C_TIMERR 相关的启动时间；虽然我们预计会有与 OCP 问题相关的短路故障超时窗口、例如100us、但此类设置不带 dv/dt 电路的启动时间应非常短、并会损坏 MOSFET。 您是否认为这也是我们使用 dv/dt 电路的一个原因？

我的左侧开放式问题是第二个问题、我们在这方面面临问题；我们需要对此提供一些指导、但我们不能将其放在 Excel 文件中。

BTW、无法访问 Excel 文件中的视频链接。

B.R.
二进制文件

您好、Bin、

我不确定我是否完全理解你的问题。 如果以下陈述不能回答您的问题、请回复！
dVdt 电路仅在启动期间有效、在正常、OCP 和短路事件中不起任何作用。 计时器仅在器件处于功率限制或电流限制时才开始计数。 定时器不在 dVdT 模式下运行。

2) 2)我们能否计算出充电时间(16uA)来平衡相关的大放电电流？
请您详细说明这个问题。

在视频链接上：看起来有网页更新、链接断开。 我将使其固定。
您可以访问 www.ti.com/.../support-training.html 上的视频

此致、
Rakesh

您好、Rakesh、

vedio 链接正常工作、谢谢！

 

回到 Q1、计时器如何无法在 dv/dt 模式下运行？ 我们未能找到此项的任何硬件级别设置。

 

对于 Q2、这与我们的功率放大饱和测试相关、该测试要求突发信号作为一个占空比(小于20%) 、周期约为100us。 我们发现在测试期间 Vgs 从12V 下降到4V。 主要分析是 、一旦由于负载从0A 变为满载、Vsource 上的压降超过瞬态阈值时、到 Cdvdt 的放电电流闭合至0.5A (PNP 晶体管的恒流)； 并且、在恢复压降后、充电电流应主要来自 LM5069内部的16uA 电荷泵。 即使充电时间比放电更长、也很难实现平衡。

我们想知道 TI 以前是否遇到过类似的问题、并且可能会就此类应用提供一些指导、尤其是在本例中的最短时间段内。

 

您好、Bin、

故障计时器仅在故障模式下开始运行、即电流限制模式或功率限制模式。 该器件可监控 FET 的 VDS 和电流、以决定何时启动计时器。
在 dv/dt 模式下、您将选择 dv/dt 电容器、以便系统消耗极低的浪涌电流。 因此、FET 不会看到任何应力、计时器也不工作。

对于 Q2：
我们从未遇到过类似的问题。 您能否共享测试波形。
您是否尝试过
没有 dVdT 启动电路(没有 PNP 晶体管)？
在感应电阻器上添加 RC 滤波器、如 www.ti.com/.../slva703.pdf 中的图11

此致、
Rakesh

您好、Rakesh、

波形和下面的一些分析、请检查；

对于 Q1、请与相关工程师进行检查、 dv/dt 启动电路的用途是 确保即使  在加电时负载短路但不损坏 MOSFET 时电路也能正常工作、 这意味着、当加电时 负载较短、MOSFET 可以 安全关闭；  您认为不带 dv/dt 启动电路、LM5069也可以将其存档吗？

对于 Q2、这与瞬态负载无关、但存在循环试验/脉冲试验灯的问题。 当我们移除 PNP 晶体管时、问题也会出现在相同的条件下。

顺便说一下、我记得设计 Rsense 有应用手册、为了提高电流监控器的精度、您能为我找到它吗？ 谢谢！

BR。

二进制文件

您好、Bin、

感谢您提供详细信息。
栅极不会下拉、除非存在过载或短路、欠压或过压事件。 我们需要检查施加脉冲负载时器件是否出现过载事件。

您能否共享
完整原理图
布局
为 LM5069填充了设计计算器。 可从 www.ti.com/.../toolssoftware 获取


对于 Q1、dv/dt 电路在"上电短路"期间不提供任何额外保护。 在没有 dVdT 电路的情况下、功率限制功能很有用。

对于 Q2、当移除 PNP 晶体管时、问题是否消失？

很抱歉、我没有找到任何应用手册来讨论 Rsense 设计以提高电流监控器精度。 您能告诉我、您到底在寻找什么？


此致、
Rakesh

您好、Rakesh、

栅极没有下拉至零、而是被拉至4V、我们可以看到它的波形。 我们的设计参数表明、TI 提供的 Excel 检查清单文件中没有任何异常。
对于 Q2、一旦移除 PNP、问题就消失了。
对于 CDV/dt 和计时器上的放电和充电电流不平衡、我们满足了 LM5069的一些限制。 第一个是我们在上面讨论的电流正常；后一个是针对过流情况；充电电流为85uA、放电电流为2.5uA；因此对于10uS/100us 的循环突发电流负载测试有限制； 至于 CDV/dt、问题也是由于放电和充电不平衡。

关于 A、我记得在上次调查中、我曾在 LM5064中将电流监控器精度从+/-10%提高到+/-3%、但有一份应用手册可为我提供帮助。

B.R.
二进制文件

您好、Bin、

设计计算器无法涵盖这类事件、因为它取决于多种外部因素、例如电路板布局、组件寄生效应等

您是否与任何 TI 现场工程师联系过？ 您能安排与他的通话吗？
根据要求、我需要以下详细信息。
完整原理图
布局
为 LM5069填充了设计计算器。 可从 www.ti.com/.../toolssoftware 获取

此致、
Rakesh