This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/763869/tps53659-what-is-pg-deasserted-timing-when-pin13-used-as-vccio-input
尊敬的专家：
我们发现、当 引脚13用作电源轨 A 和 B 的 VCCIO 输入时、PG 将取消置位、直到 Vout=0V
这是正确的反应吗？ 我感觉很奇怪...
PG 低电平和 VCCIO (引脚13)低电平如何同时实现？
您好、Matt、
根据我们的波形、PG 将在 EN 失效前下降。
这是否意味着 VR 将“SetVID command to 0V”，然后“conversion disabled”，最后“PG be deasserted”。
这些操作根据 VCCIO 故障(或下降)自动启动、而不是 EN 失效？
您好、Jan、
根据波形、紫色= VCCIO、绿色= VR_RDY、蓝色= VR_Enable。 是这样吗？
由于 VCCIO_UV 故障条件、VR_RDY 取消置位。 当控制器检测到该故障时、它会将输出电压斜降(作为 SetVID-SLOW)、并在完成后使 VR_RDY 无效。 由于任何原因(包括故障或仅被禁用)、它会将 VR_RDY 置为无效以向系统/CPU 发出警报。 VR_EN 是 TPS53659的输入、不受 TPS53659控制。 在故障情况下、无论 VR_EN 引脚的状态如何、TPS53659都将 VR_RDY 拉至低电平。
我们的波形中没有 VCCIO。 紫色=VCCIN、绿色=VR_RDY、蓝色=VR_Enable。 下面是一些背景。 我们将 VCCIO_PG 连接到引脚13。 因此、当 EN 置为有效时、VCCIN 将上升、当 VCCIO_PG 置为无效时、VCCIN 将下降。 (EN 将在 VCCIO_PG 失效后的1ms 失效) 因此、每当系统关闭时、当 VCCIO_PG 失效时、VCCIN 将下降。 有关详细信息、请参阅 e2e.ti.com/.../2737093
在 VR13 PWM 规范中、英特尔已定义"EN 失效到 PG 失效"的时序必须低于1.5uS。 如果我们将"VCCIO_PG"视为"EN 断言"，则"EN 到 PG"时序超出 Intel 规范(因为包括 Vout 放电时间)。 您是否有任何符合英特尔计时规范的建议方法？ 或者、如果我们无法满足此规格、是否有任何解释？ 感谢您的反馈。
根据波形、引脚13似乎被配置用于 VCCIO UV 功能。 这就是控制器主动降低 VCCIN 的原因、而不仅仅是三态所有 PWM。 引脚13的另一个可能功能是 BVR_EN (也就是说、它只会是第二个通道的使能引脚)。
TPS53659以不同的方式对待 VCCIO_UV 和 VR_EN 失效。 VCCIO_UV 被视为故障条件、这会导致 TPS53659使输出电压斜降(速率由 SetVID-Slow 设置)、并在输出电压达到0V 时使 VR_RDY 无效。 从理论上讲、VR_EN 是器件的输入、因此 VCCIO_UV 和 VR_EN my 不相关、并且在 VCCIO UV 之后它可能会一直保持高电平。 但由于 VR 不再进行调节、因此它会将 VR_RDY 置为无效。
从 VR_EN 失效到 VR_RDY 失效的1.0us + 0.5us 规范仅适用于 VR_EN 失效。 但是、这也会导致三态 PWM 行为、并且不会降低输出电压。
TPS53659以不同的方式对待 VR_EN 失效和 VCCIO 故障。
如果 VCCIO 降至=0.65V、则 VCCIN 必须在500us 内降至1.2V、否则可能导致处理器 FIR 短路。
2、规范值为1.0us + 0.5us、从 VR_EN 失效到 VR_RDY 失效
这两个要求是定义的 Intel VR13。
您的意思是 TPS53659/8不能同时满足这两个要求吗？
TPS53659和 TPS53658符合 VR13定义的规格。
1-当 VR_EN 被拉至低电平时、VR_RDY 会在1.5us 内取消置位。
当 VCCIO 降至0.65V 时、器件会在不到500us 的时间内主动将输出电压降至1.2V 以下。 TPS53659/58定义的行为是将 VID-SLOW 设置为0.0V、并在 VCCIN 达到0V 时将 VR_RDY 取消置位。
在您在该线程开头布置的波形中、首先触发 VCCIO UV 故障、这会导致我在#2中提到的响应。 然后、VR_EN 取消置位(VR_EN 从外部驱动)、但 VR_RDY 已为低电平。
在之前的 e2e 线程中、这正是我建议的行为、在 VCCIO 斜降后对 VR_EN 进行排序、以便满足#2。
