[参考译文] TPS2373：原理图审阅

您好 CT、

-将 Vdd-VSS 电容减小至小于0.12uF、以实现兼容检测
－APD 分压器设置过低。 使其远离最大电压为6.5V 的 APD ABS。 建议低于5V。
-确保输入大容量电容至少为100uF (CE10)
CE4、C77、C78、C76、C15应降至2.2uF
-考虑使用 PMP21318的反馈值(请参阅随附的原理图和 BOM)
- U40的栅极驱动电路应该是一个线性稳压器(而不是直接驱动)、以使 Vgs 低于最大值
-输出电容过大、请考虑降低至单路220uF 并根据需要进行调整(请参阅 PMP21318)

谢谢、
Tom Amlee
PoE PD 应用工程师

e2e.ti.com/.../6318.PMP21318_5F00_RevA_2800_001_29005F00_Sch.PDF

e2e.ti.com/.../4812.PMP21318_5F00_RevA_5F00_TI_2D00_BOM.xls

您好 CT、

正确、输入和输出端的大容量电容器将降低输出纹波。 要确定这些组件的大小以满足特定的峰峰值纹波规格、请参阅我们的反激式设计指南 www.ti.com/.../slva305c.pdf 中的第2.7.4和2.7.6节

在输入滤波器上、电感器之前的大容量电容器会进行大部分纹波滤波、而电感器之后的小电容器会为开关能量提供旁路。 为了澄清我的建议、应在电感器之前移除 CE4或移动 CE4、而 C77、C78、C76和 C25应分别增加到2.2uF (与 PMP21318非常相似)

如果输出电容过大，主极点可能衰减过多并降低带宽。 有关详细信息、请参阅设计指南的第2.9节。

此致、
Tom Amlee
PoE PD 应用工程师

您好 CT、

您是否能够找到所需的支持？ 如果是、请单击您认为最有用的帖子上的绿色"已解决"按钮。 如果您仍在处理您的问题、请随时回应、我们可以继续提供支持。

谢谢、
Tom Amlee
PoE PD 应用工程师