• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 219 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD19506KCS：峰值二极管恢复 dV/dt

admin
Guru**** 2378870 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/777798/csd19506kcs-peak-diode-recovery-dv-dt

器件型号：CSD19506KCS

此开关的 dV/dt 额定值是多少？ 您是否有针对另一个指定的>2V/ns 的开关的建议？

此致、

肖恩

  • 0
    TI__Guru**** 2378870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Sean、
    感谢您提出问题。 我们在数据表中没有对 dV/dt 进行规格说明。 我的理解是、需要考虑两种机制：(1) C x dV/dt 通过米勒电容引起的导通和(2)寄生双极晶体管的激活。 第一种方法很好理解、可以通过设计 FET 和外部驱动器电路来最大限度地减少这种情况。 在 FET 中、我们的目标是 QGD/QGS 比率< 1、并最大程度地减小内部栅极电阻 RG。 从外部来看、栅极驱动电路需要具有非常强的下拉电阻、因为该等效电阻与内部 RG 串联。 对于 CSD18506KCS、充电比为20nC/37nC = 0.54 < 1、并且 RG = 1.3 Ω(典型值)和2.6 Ω(最大值)。 通过设计 FET、可以最大限度地减小寄生双极效应。

    我将与一位测试我们的 MV FET 的同事进行核对、并在我获得更多信息后立即向您更新。
  • 0
    TI__Guru**** 2378870 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Sean、
    我做了更多的研究、并与我的同事进行了跟进。 我们不需要担心寄生双极导通。 在设计 FET 时会考虑这些参数、并通过温度升高的 UIS 测试进行验证。 CDV/dt 导通与外部驱动电路有很大关系。 使用简化的 FET 模型、我们可以计算出 dV/dt <= VTH/(RGxCGD)、其中 VTH =阈值电压、RG =总栅极电阻(内部+外部驱动器)、CGD =栅漏电容(在数据表中指定为 CRSS)。 这并不准确、因为 CGD 随 VDS 而变化、但它会让您很好地了解切换的速度。 使用数据表值(最小 VT 和最大 CRSS)并假设总 RG = 5欧姆：dV/dt <= 2.1V/(5欧姆 x 55pF)= 7.6V/ns。 我可能会稍微降低这个值。 即使是50%、2V/ns 也能满足您的需求。 与往常一样、您需要尽可能减小栅极-源极(驱动器)和漏极-源极环路的环路面积、因为寄生电感会在 FET 关断且漏极电压快速上升时影响保持栅极低电平的能力。