[参考译文] UCC24612：由于 DCM 振铃、SR 导通错误

Gerrit、您好！

幸运的是、我几周前就处理了这个问题、并提出了一个"主动阻尼"网络来抑制每次突发之后的 DCM 振铃。 可以肯定的是、这是一种蛮力方法、通过在突发结束后短接 AUX 绕组来抑制振铃。

我还没有这条线路图、但我可以用千字来描述它、然后在后续回复中给您一张图纸。
在降级时间内、我使用 VDS 额定值高于最大 VAUX 的小信号 MOSFET Q1。 与漏极串联的二极管将在主 FET 导通期间阻断负电压。 上拉至 VDD 的电阻器将驱动栅极。 另一个小信号 MOSFET Q2与 Q2-D 连接到 Q1-G、以便在突发期间保持 Q1关断。 Q2-G 连接到运行信号。

因此、当 RUN 处于高电平(在突发间隔期间)时、Q1保持关闭。 当 RUN 在最后一次脉冲降压后立即变为低电平时、允许 Q1导通。 Q1将吸收开关节点电容中的大部分谐振能量、并在一个周期内抑制振铃。 SR 控制不能再对其进行虚假触发。

一些设计标准：
死区短路将具有流入 Q1的高峰值电流。 大多数小信号 FET 不能承受高重复峰值、因此漏极中的串联电阻有助于将峰值限制为 Q1的能力。 则电阻器的额定功率必须为。
此外、Q1处的"大" FET 将具有高 Ciss、这需要一些时间延迟才能充电、除非栅极上拉较硬(15K ~ 33K？)。 但是、如果偏置功率显著增加、在较轻负载下这可能会成为一个问题。 因此、Q1的选择可能有点棘手、难以找到具有低电容但足够峰值电流额定值的 Q1。 导通 Q1时、Q2的输出电容会增加 Q1的 Ciss。

当然、您可以从两个方便的2N7000/2 FET (或类似 FET)开始查看其工作原理、并在验证效果后完成设计。

此致、
Ulrich

您好、Gerritt、

下面是测试板原理图中的电路快照。  

(我不确定为什么旋转它；原始文件是正常的。)

我建议在二极管和漏极之间添加一个电阻器。  

从50~100欧姆、1瓦特(可能是过压)开始、然后查看从哪里开始。

此致、
Ulrich