This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS53647:使用双相模式时的最大 O/P 纹波噪声

Guru**** 2390755 points
Other Parts Discussed in Thread: TPS53647

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/798002/tps53647-maximum-o-p-ripple-noise-when-using-dual-phase-mode

器件型号:TPS53647

我们在 设计中使用 TPS53647RTAR 器件为多核高速处理器提供 VDD 内核电源。

输入= 12V

输出= 0.85V @ 50A

我们在设计中仅使用两相。  

纹波噪声要求最大为2-3mVp-p。

模块输出端将产生的最大纹波噪声是多少?

随附了我们的原理图:-

e2e.ti.com/.../TPS53647.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rahul、

    在稳定状态下、如果您填充一些标记为 DNP 的 μ 100µF 电容器、您应该能够接近目标纹波。 如果您在 SLVA882中进行计算 、您可以看到在选择电感器和开关频率时、对于0.3%纹波、稳态仅需要600µF μ H。 但是、330µF 电容器由于其 ESR 而无法满足您的需求、无论 ESR 是多少、这就是需要100µF 电容器的原因。 您必须通过仿真和/或电路板验证来准确确定需要多少100µF 电容器。

    请注意、无法使用无源探头或大多数差分探头来测量该低纹波。 它们将影响测量、并可能导致您看到错误故障。 而是将一条剪切 BNC 电缆焊接在反馈拾取点或处理器附近、并直接连接到示波器、这是理想之选。  

    需要记住的其他一些事项:

    • 到目前为止、我们仅介绍了稳态纹波。 根据您的瞬态规格、可能需要更多的电容来将 VOUT 保持在交流容差范围内。   
    • 由于布局和实施设计涉及的噪声和其他因素、最好在处理器附近为小型高频去耦电容器添加占位符、以帮助确保满足纹波规格。

    谢谢、

    Carmen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     您好!

    我们使用焊接在输出电容器上的 BNP 探针对转换器的输出进行了纹波噪声测量。

    测量是在无负载的情况下进行的。 在没有负载的情况下、观察到大约5mV 的纹波。

    我想、如果我连接负载、它将进一步上升、并将超过我们的10mV 要求。

    抱歉、我不理解占位符。 您能用一些参考或设计进行解释吗?

    附加图像。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rahul、

    您的测量结果实际上看起来非常好。 高频尖峰可能与探测相关。 如果您小心地移动 BNC 电缆、并且尖峰变得越来越好/越来越差、那么探头会拾取其他来源的噪声。 在这种情况下、移除电缆后电压轨上可能不会出现噪声。

    另一个要尝试的操作是将通道1的端接更改为50Ω Ω、而不是1MΩ Ω。 这将有助于将 BNC 电缆的阻抗与示波器输入匹配并减少反射。  EETimes 的这篇文章 详细介绍了正确的终止及其对测量的影响。

    此外、如果您对电源轨进行负载、纹波会翻倍或三倍、则可能需要在您的电路中调整其他内容、或者存在耦合到敏感节点的某个位置产生的噪声。 如果现在控制器的所有4个相位都在运行、则纹波应在负载范围内保持相当恒定。 否则、当其他相位打开时、纹波预计会下降一点、从而在 VOUT 上实现电感器纹波消除。

    对于占位符、请注意我的意思是在靠近处理器的稳压器的 VOUT 上添加小值0402或0201去耦电容器、并将其标记为"不填充"以开始。 如果您可以将它们安装在封装的电源引脚和接地引脚之间、从而获得最佳效果。 这些电容器将滤除任何高频纹波或尖峰、如您的测量结果所示。

    谢谢、

    Carmen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    正如我先前所说的、我们仅使用控制器的两相。

    当我们使用 BNC 探头时、示波器会自动切换到1Mohm 终端、而不是50Ohm。  

    2.我们是否能够在两相设计中为0.85V@ 40A 负载实现低于5mV 的纹波?

    我们将在输出侧添加0.1uF 的附加衰减。  

    实际上、由于某些设计更改要求、我们将使用第二版 PCB。 我们希望在进一步的设计中进一步改善电路板噪声。

      您是否可以建议我们可以在布局/原理图中注意的更多点以改善噪声?  

    原理图随附于 again.e2e.ti.com/.../3252.TPS53647.pdf

    此致:

    Rahul Sharma

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rahul、

    阐述您的观点:

    1) 1)这不应影响测量结果、但这只是一个好的做法。 如果您的示波器不允许此配置、则您必须使用它。

    2) 2)添加小型高频电容器和良好布局后、应可实现5mV 的稳态纹波。 您已经在那里、由于测量的影响、可能存在什么高频成分。

    3) 3)听起来不错。 请记住、根据系统在验证期间的执行方式、它们可能需要是较低的值。

    4) 4)尽可能遵循控制器和功率级数据表中的布局建议。 具体而言、在控制器和每个功率级之间保持 VREF 和 IOUT 信号差分、以实现最佳噪声性能。 虽然这不是真正的差分信号、但 CSD95372中的电流感应放大器会使用这两种信号、而差分路由有助于提高性能。

    此外、尽可能将 VREF、IOUT、VSP 和 VSN 信号保持在安静的内层。 如果层叠允许、请将其远离用作 FET 和去耦电容器的主要返回路径的接地层。 例如、如果 FET、输入电容器和一个良好的 COUT 块全部位于顶层、则第2层的 GND 将是主要返回值。 将这些敏感信号放置在第3层上可能会导致噪声耦合、从而使纹波变差。 相反、应将信号布置在更深层的层、并提供良好的屏蔽、使其远离嘈杂和高功率节点。

    谢谢、

    Carmen