This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28633:VDD (OVP)检测器带宽

Guru**** 2387060 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/798377/ucc28633-vdd-ovp-detector-bandwidth

器件型号:UCC28633

Ulrich、我仍然有兴趣了解 Vdd (OVP)探测器的粗糙带宽是多少。 除了最小输出电容 PID 回路显性极点要求外、这也是添加到数据表中的有用规格。

我怀疑该检测器是相当宽带的、例如、它需要足够的安全裕度来防止由于前馈(米勒电容效应)而导致的寄生跳变通过 FET 栅极驱动器。 在 FET 开关转换期间、Vdd 上感应到的这种瞬态通常可能为几十 ns 宽。 您能否确认 Vdd 上的这种狭窄瞬态可能会使 Vdd OVP 跳闸? 这将有助于有把握地了解。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Ken、

    VDD OVP 的滤波器延迟时间为125us 或2个 PWM 开关周期、以较长的时间为准。 如果 VDD 仅超过跳闸阈值10ns、我不会期望器件关断。

    此致、
    本·洛夫
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢 Ben。 这是一个好知识。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Vdd 采样的时间是? FET 关断后的1.7微秒是否与偏置参考输出/次级电压相同?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    不确定125微秒的滤波器延迟时间意味着什么。 这是基于每个开关周期一个样本的 DSP/离散时间数字滤波器吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Ken、

    根据方框图、我认为这意味着 VDD 必须在125us 或2个 PWM 开关周期内保持高于 OV 阈值。 让我仔细检查一下设计。

    此致、
    本·洛夫
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Ken、

    VDD OVP 比较器的输出每~60us 轮询一次至~65us (与开关频率不同步)。 控制器需要在 OVP 比较器为高电平时看到2个连续的轮询事件。 如果比较器输出为高电平-低电平-高电平-低电平等、则不会标记 VDD OVP

    此致、
    本·洛夫
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Ben。 就我所观察到的情况而言,这是有道理的。

    我们的异常应用现在运行良好、需要一个特殊的钳位电路。 我只是想确保我能够更详细地了解 IC 稳压器的工作原理。

    我怀疑比较器前面可能没有太多的(模拟)带宽限制、现在知道采样与开关周期是异步的、从而完成了整个过程、并且与我在工作台上观察到的情况一致。