大家好、
您能不能告诉我输入引脚上是否出现带有上拉电阻的 VDD (例如12V)? 例如、低电压逻辑缓冲器(例如3.3V)是否可以连接到 VDD=12V 的 IN 引脚?
此致、
佐崎武
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你好、Takeshi、
感谢您的联系、我叫 Mamadou Diallo、我将帮助解决您的问题。
听起来您在尝试在反相配置中使用 UCC27517。 如果是、则需要考虑一些关键因素。
输入阈值:此驱动器的输入阈值 VIN_H = 2.2V (典型值) VIN_L = 1.2V (典型值) 这意味着在反相配置中、您需要大于2.4V 的逻辑缓冲器信号才能使输出级变为低电平、而您需要小于1V 的逻辑缓冲器信号才能使输出级变为高电平。
对于反相配置、-IN+必须连接到 VDD 或外部电源(5V)。
表是(来自数据表) IC 的真值表。
如果您有其他问题、请通过按下绿色按钮或在此处进一步发帖、告知我们这是否能解决您的问题。
此致、
-Mamadou
您好、Mamadou、
感谢您的评论。 似乎您有不同的消息我想问。 简单地说、当 VDD=12V 时、3.3V 逻辑缓冲器能否连接到 IN-引脚、如下所示? 对于 UCC27517功能块、IN-引脚上拉至 VDD 引脚、IN-引脚上似乎会出现 VDD 电压。
你好、Takeshi、
感谢您的澄清。 要回答您的问题、是的、当 VDD=12V 时、3.3V 逻辑 PWM 信号可以连接到 IN-、如数据表的典型应用图部分所示。
当 IN-引脚悬空或未连接时、 VDD 在内部将 IN-拉高以确保 OUT 保持低电平、从而防止 FET 导通。 当缓冲器连接到任何输入引脚时、逻辑 PWM 信号驱动输入引脚、因为输入与 VDD 电压范围无关。
如果这解决了您的问题、请按下绿色按钮。
此致、
-Mamadou
您好、Mamadou、
您能否在所附图中就以下附加客户问题提供意见? 在客户系统中、VDD=12V 首先加电、3.3V 电源由于电源定序而晚于该电压。 我不知道如何防止这种情况,所以如果是的话,你能否就如何防止这种情况向我提供建议?
此致、
佐崎武