• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 87 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS2373：电流限制操作

admin
Guru**** 2540720 points
Other Parts Discussed in Thread: TPS2373

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/795184/tps2373-current-limit-operation

器件型号：TPS2373

你(们)好

我的客户有疑问。

客户评估了 TPS2373的过流控制。
客户确认电流限制在2A 左右达到、但 PG 引脚未变为低电平。
→这种行为是否正确？

此外、电压下降时会发生瞬态损耗。
它是否会导致内部 FET 损坏？
有关详细信息、请参阅随附的文件。

e2e.ti.com/.../TPS2373.pdf

注意事项

T Kishi

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    PG 仅在浪涌阶段被置为"低电平"。 电流限制不会影响 PG。

    当输入电压低于 PoE PD UVLO (~35V)时、连接到 VSS 的 RTN 将断开。 它不会导致内部 FET 损坏。 我并不十分关注您对"压降时会发生瞬态损耗"的评论。 波形中哪个电压"下降"。 CH1 (VDD)似乎相当稳定...

    Artem
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Artem

    谢谢您的回答。

    我在测量时添加了一个块。
    请检查此项。

    在 VDD 和 RTN 之间的电压下是否检测到 UVLO？
    在波形中、48V 稳定、但"VDD-RTN"的电压已降至约30V。
    请参阅随附的文档。
    测量了新的 VSS-RTN 电压波形。
    "RTN-VSS"之间会产生电位差。
    但是、电流继续流动、内部 FET 是否存在问题？

    e2e.ti.com/.../1667.TPS2373.pdf

    注意事项

    T Kishi

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您认为 VDD 至 VSS 是稳定的、因此 VDD UVLO 不太可能出现。

    您的工作电流非常接近电流限制(标称值为2.2A；最小值为1.9A)、因此您可能会达到该限值。 如果您达到电流限制、则可以在传导电流时看到 RTN 到 VSS 之间的电压。 这将导致 VDD 至 RTN 电压下降、这可能使直流/直流达到其 UVLO 并关闭。

    测试条件到底是什么导致了此问题？ 您是逐渐增大负载电流、还是只是正常运行、然后突然关闭？

    无论采用哪种方式、电流消耗都过大。 根据 IEEE 标准、PD 消耗的功率不应超过71W、而您消耗的功率为~2*50V = 100W！
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Artem

    客户使用电子负载逐渐增大负载电流、以查看过流保护是否起作用。
    客户不打算实际流过这样的电流。
    客户期望在检测过流保护后通过关闭内部 FET (VSS 和 RTN 之间)来关闭输出。
    它是检查的操作。
    这作为一个器件不能正常工作吗？

    注意事项

    T Kishi

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 T Kishi：

    TPS2373将在达到电流限制时折返。 因此、我预计 VDD-RTN 会下降。 然后、如果负载增加、使得 RTN-VSS 之间的电压达到数据表的折返阈值、则 PD 将进入浪涌电流限制(然后 PG 变为低电平)。 行为看起来正常。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，达尔文

    感谢你的答复。

    所附文档中的说明(1667. TPS2373。 PDF)我在 VSS 和 RTN 之间具有大约14V 的电压。
    但是、流入 VSS 的电流保持为2.2A。
    在本例中、我认为 VSS 和 RTN 之间的热插拔 FET 产生的损耗大约为30W。这是否仍然没有问题？
    我的理解是错误的吗？

    注意事项
    T Kishi
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 T Kishi：

    如果 IC 本身耗散30W、则 IC 应达到热关断(保护)。 但是、观察波形、当 VDD-RTN 波形下降时、VSS 电流看起来会下降。 该波形看起来 PD 达到电流限制。 电流限制中的 PD 将折返(VDD-RTN)将下降。 如果 VDD-RTN 低于 PWM 控制器的 UVLO、则它将停止开关、直流/直流转换器的输出将下降。