[参考译文] UCC5390：开关打开和关闭时的高频噪声

您好、Mohammad、  

感谢您对我们的司机的关注、我叫 Mamadou Diallo、是高功率驱动器团队的 AE。

您也可以分享您的波形吗？ 您是否观察高侧和低侧 FET 上的过冲。 您能不能澄清您在电路中的探测位置。 此外、确保您使用差分探针捕获来自高侧 FET 栅极和开关节点的波形。 此外、请确保您使用" Tip and Barrel "方法来探测信号。

对原理图的评论很少：

-我们不建议在驱动器的电源引脚上使用电解去耦电容器，因为它们在电源范围和温度范围内往往具有宽电容漂移。 对于我们的驱动 器、请使用2个并联的低 ESR/ESL、表面贴装、多层陶瓷电容器(MLCC)、这些电容器具有足够的额定电压、温度系数和电容容容差、可实现充分的滤波。 通常、0.1uF 和10uF 足以使我们的驱动器实现最佳性能。 这些去耦电容器必须直接放置在驱动器的 VCC2引脚上。

-请将 C16增加到最多~10uF 或20uF，并删除 C21，因为180uF 不必要地过高。 确保 C16和 C22直接是驱动器的引脚。  

-请移除 VD2和 VD4、它们是冗余的、因为 FET 已集成体二极管。

- FET 应尽可能靠近驱动器放置。 在原理图和布局中、我注意到您使用的是 R13、R14、R15、R16和其他保护元件、这会导致栅极峰值电流的导通和关断时间比平时长。 您可以将该电阻器网络减少为单个电阻器、类似地将 R23 R24减少为单个电阻器、以减少组件数量移到更靠近驱动器 OUT 引脚的位置。 请记住、驱动器输出引脚和 FET 之间的 PCB 迹线越多、栅极电流路径上的杂散电感就越大。 这会导致栅极过冲、振铃和设计效率降低。

我在下面附上了一份应用手册、其中讨论了栅极驱动器的布局指南。 请遵循这些指南、移除和/或调整上面突出显示的组件、并共享直接在以下信号的驱动器引脚上获取的波形：IN+、VCC2、OUT 和低侧栅极。

http://www.ti.com/lit/an/slua964/slua964.pdf

此致、

-Mamadou

我使用 https://www.infineon.com/dgdl/Infineon-IPX50R190CE-DS-v02_02-EN.pdf?fileId=db3a304339d29c450139d43facbe02fb MOSFET 时的栅极电阻值。

4.7 Ω 电阻是否太低？  

对于10kHz、我得到了很好的响应。
但当我增加频率时、会产生噪声。

这个是10kHz。 90度相移。 我们可以看到它的理想状态、波形看起来非常干净。

10kHz 时的栅极信号与 VGS 间的关系。

现在为50kHz。 噪音变得疯狂。

我还将我的两个栅极导通电阻器从4.7欧姆更改为22欧姆。
现在等效的栅极导通电阻为14欧姆、波形如所示。

我使用 了180 μ F 的铝聚合物电容器径向。
我也有其他您建议的板  

我将移除这些 电容器、并将10 μ F 多层陶瓷电容器 代替1 μ F。
2.我会将 聚合物电容器降低至 大约33μF 25V 直流铝聚合物电容器。

这些电容的 ESR 约为15-20 m Ω。  

您好、Mohammad、

此全桥是否仍在无输出滤波器/无负载的情况下运行？

实施上述更改后、您是否对性能进行了任何更新？

谢谢、

John

感谢您的友好回复、

我仅连接了100欧姆、现在没有任何滤波器。

我的应用是双有源电桥。

所以在 DAB 上工作之前、我验证了 H 桥是全桥。

我没有更改上面列出的内容。 我正在进行其他具有上述更改的 PCB。  

您好、Mohammad、

我还注意到、您使用900V SiC FET 在桥上切换非常低的电压。

这些 FET 具有非线性输出电容曲线、其中输出电容在较低电压下非常高。 这会导致您的电路在切换较低电压时振荡更多。 我建议您一路向上、直至达到所需的总线电压。

当您获得更多结果时、请告诉我。

谢谢、此致、

John

我得到了制造商提供的电容随温度和高频运行而变化的情况。  偏差在整个范围内约为-5-10％。