This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/833029/lm5121-q1-iripple-and-vripple-of-the-output-capacitor-cout
您好！
当我们制定 LM5121的详细设计过程时、我们不理解8.2.2 详细设计过程中的公式(30)和(31)。
您能不能说什么是 IRIPPLE_max (COUT)？ 以及为什么 像这两个公式一样计算 IRIPPLE_max (cout)和 VRIPPLE_max (cout)？
此致、谢谢！
文秀
您好、Wenxiu、
感谢您发帖。 这需要参考一本电力电子学教科书、以获得良好的理解。 这些是基本方程。 让我尽最大努力在这里进行解释。
升压占空比为 D=(Vo-Vin)/Vo。 因此、当同步 FET 导通时、它是1-D = Vin/Vo。
输出电流 IO、必须在1-D 期间由 SYNC FET 提供 因此、同步 FET 电流脉冲的平均顶部是 IO/(1-D)。 假设一半的脉冲电流流入电容器、另一半流入负载、则估算的纹波电流为等式(30)。
纹波电压由 ESR 和纯电容器提供的电压组成。 ESR 部分是峰值电流 x ESR。 第二个术语中的数字4来自与 Cout 交换的每个周期的总电荷计算。
谢谢、
应用工程学 Yohao Xi
