[参考译文] UCC28064A：负载瞬态

您好、梅森、

感谢您关注 UCC28064A PFC 控制器。

当系统以264V 交流输入运行时、平均输出电压接近于线路电压的峰值(即~373Vpk)。  屏幕截图数据显示、CH1的 rms 值约为382V。

由于这是一个直流电平、并且上面有一些纹波、因此它还表明 Vout 的平均电平大约为382V。  但是、在高负载阶跃期间、Vout 可能会非常接近甚至低于线路的峰值。  

高峰值电流可能是 CCM 运行所致(如果 Vout 低于 Vin_pk、则为直接线路到输出电流)。  我认为这些高峰值是由 CCM 导致的。  我认为 CCM 是由于 ZCD 信号强度的丧失。   

在大电流峰值之前的最后一个低电流半周期中、您可以在蓝色 VDS_A 开关波形中看到几个白间隙。 这是由于 ZCDA 信号丢失而导致的、无法触发新的开关周期。  在电感器退磁期间、ZCDx 绕组电压必须增加到1.7V 以上以支撑下一个周期、并且当降级完成时、必须下降到低于1.0V 以触发下一个周期的导通。 ZCDx 绕组的电压取决于升压绕组上的电压。  当 Vout 非常接近 Vin_pk 时、ZCD 信号可能不足以满足下一次开启和开关停止的触发条件。  如果停止、每隔210us 的内部重启脉冲将尝试重启开关。  因此、您可以看到大约210us 宽的一系列白间隙、但在这半个周期中、在输入电压降至 Vout 足够低之前、无法重新启动开关。

在下一个具有巨大电流峰值的半周期中、开关会重新启动、电流会升高到太高。

我认为这是 CCM、因为 ZCDA 信号很弱、允许在升压电感器电流降至零之前启动下一个开关周期。 随着 Vout 下降、误差放大器将 COMP 驱动为高电平并需要较长的导通时间。  高输入电压下的长导通时间可实现高峰值 ID_A  Vout 和 Vin 之间的差异很小、这意味着峰值电流需要很长时间才能降至零。  由于输入线路滤波器阻抗的原因、高峰值电流可能会下拉 Vin、因此有足够的电压来获得 ZCD 信号、但它不是一个干净的信号、很快就会下降到1V 以下。  这会在电感器电流降至零之前触发一个新的周期、因此 CCM 启动并在多个周期内累积。

这不能在低压线路上发生。

峰值电流限制(在 CS 输入端)应防止此类过量 IPK、但我认为它不起作用、因为它可能具有过大的 RC 噪声滤波器。 R 值不应大于100欧姆、C 值应导致时间常数不长。  在检测到 IPK 电平之前、请考虑在 BOOST-L 上使用最大 Vin_pk 以及 RC 时间延迟可以获得多少 Δ- IPK。

我建议您展开波形以更详细地检查峰值处的开关周期、以验证 CCM 并查看漏极电流相对于栅极驱动信号的时序。  由于输出电容的原因、大型超结 MOSFET 也具有较长的关断延迟。  此外、检查 ZCDx 波形以查看它们是否失真。

我建议稍微增大电流感应电阻器值、以考虑关断延迟。

我还建议减小 CS 滤波器的 RC 时间常数、并使用100欧姆或更低的电阻。

我还建议将 Vout 调节电压提高另一个~5V、以降低在264Vac 输入下 Vout 过低接近 Vin_pk 的可能性。

此致、

Ulrich