• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 36 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS65910：PWRHOLD 连接

admin
Guru**** 657930 points
Other Parts Discussed in Thread: AM3358, TPS65910, TPS65910A3EVM-583
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/865977/tps65910-pwrhold-connection

器件型号：TPS65910
主题中讨论的其他器件：AM3358、

大家好、我们将 PMIC 从 TPS65910AA1更改为 TPS65910A3A1、以便在现有产品上支持 DDR3器件。 PWRHOLD 引脚连接到当前产品中的 VDDS_DDR (SWIO 输出)、如下图所示、我们在更改后意识到 PWRHOLD 的 HI 电平裕度会变小、因为 VDDS_DDR 从1.8V 更改为1.5V。  

我们对将 PWRHOLD 连接到 VDAC 输出的当前产品进行了实验、但系统无法成功断电。 只有我们更改为 VAUX33、系统才能关闭。  

您能帮我了解行为原因吗？

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    PWRHOLD 不应上拉至 DDR 轨。

    如果您参考 《适用于 AM335x 处理器的 TPS65910Ax 用户指南 用户指南》、则说明 PMIC 上的 PWRHOLD 引脚应直接连接 到处理器的 PMIC_PWR_EN 信号。

    据我了解 、PMIC_PWR_EN 是推挽输出、不需要上拉电阻器。 此外、您还会显示电阻器(R22)具有0欧姆值、这意味着您要将信号短接至 DDR 电压。 这可能是 PWRHOLD 引脚无法变为低电平的原因。

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Brian、

    PWRHOLD 上拉至 DDR 电压轨(VIO 输出)实际上可以在当前产品上工作、不能工作的是上拉至 VDAC 输出、也可以上拉至 VAUX33、例如入门套件板也可以工作、因此我们想知道为什么连接至 VDAC 输出不工作？ 根据用户指南中的断电顺序、VIO、VDAC、VAUX33同时下降、我看不到它们之间的差异、那么它是如何导致不同的断电情况的呢？

    我们未连接到处理器 PMIC_PWR_EN 的原因是我们始终提供 AM3358电源 VDDS_VRTC、因此 PMIC_PWR_EN 始终处于开启状态、这将导致我们的系统自动加电、这不是预期的设计。  

  • 0
    TI__Guru**** 657930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    YF、

    PMIC 上的 PWRON、SLEEP 和 PWRHOLD 输入引脚协同工作、以确定 TPS65910何时打开以及何时进入激活、睡眠或关闭状态。 根据定义、 TPS65910Ax OTP 用于 Sitara AM335x 的引脚在 施加 VCC7 (VBAT)输入电源时不会等待 PWRON 引脚启动加电序列。

    查看 TPS65910数据表、可以 看到第8页上显示 PWRHOLD 引脚具有"可编程 PD (默认激活)"。

    PWRHOLD 和 GPIO_CKSYNC 都以 VDDIO 为基准、如数据表的第8页和第11页所示。

    数据表的第15页显示 了数字 I/O 电压电气特性。  PWRHOLD、GPIO_CKSYNC 如下所示：

    • 低电平输入电压、VIL = 0.45V (最大值)
    • 高电平输入电压、VIH = 1.3V (最小值)

    在您的系统中、VDDIO 连接到 VDDA_3P3V。 您共享的原理图屏幕截图中未显示 VDDA_3P3V 的电源、  但 PWRHOLD 输入的 VIL 和 VIH 电平是恒定的。

    [引用 user="yf 廖伊"]根据用户指南中的断电序列，VIO、VDAC、VAUX33同时下降[/quot]

    这不是真的。 该图显示 VIO (VDDS_DDR)和 VDAC 同时关闭、但该图不显示 VAUX33关闭。  VAUX2和 VAUX33是唯一在"关闭序列"时序标记处未显示关闭的电源轨。

     TPS65910A3EVM-583显示 PWRHOLD 可上拉至 VRRTC、从而使 PMIC 始终处于启用状态。 在您的设计中、您需要确保 PWRHOLD <0.45V 被视为逻辑低电平、>1.3V 被视为逻辑高电平。 这就是最重要的事情。  

    当 VIO (VDDS_DDR)= 1.8V 时、PWRHOLD 可能大部分时间都大于1.3V、但现在 VIO = 1.5V、PWRHOLD > 1.3V 的可能性就会降低、这可能是您看到两个板差异的原因之一。 它们的接线都不正确、但在旧板上不会导致问题。