请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS2660 您好、E2E、
我们在启动时进行短路测试时、客户遇到内部 PASS FET 损坏问题。
我们发现它们在 dv/dt 引脚上放置了2.2uF 的电容。 在 dv/dt 引脚上将其更改为0.022uF 后、可修复损坏问题。
我们的问题是、dv/dt 上的压摆率设置为何会影响 FET 损坏。
请帮您解释原因吗？
此外、我们还使用原始配置测试了 TPS2660 EVM。 当我们施加大于 OVP 的电压时、我们可以看到 Vout 端子上出现一段时间的电压并关闭。 在 Vin 升高期间、内部 FET 看起来会导通、从而通过 Vout 处的电压。
当我尝试在开始时按 S2并为 Vin 加电时、我们不会在输出端子上看到任何电压。
如果客户在启动过程中未将 SHDN 引脚拉至低电平、原因是什么？如何避免此问题？
客户将 tps2660放置在后端 在 TPS2660导通内部 FET 以将电压传递到输出侧之前、 系统中没有任何拉低逻辑可在启动期间保持 SHDN 引脚。
如何避免此问题？
我们担心、如果在 tps2660和 tps2660上施加一定的过压能量、则会在启动期间通过此 OV 向系统传递、从而导致更高电压导致系统损坏。
BR、
Jason
