This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21520:UCC21520:高侧故障

Guru**** 664280 points
Other Parts Discussed in Thread: UCC21520, TIDA-01540, UCC21220
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/849230/ucc21520-ucc21520-high-side-failure

器件型号:UCC21520
主题中讨论的其他器件: TIDA-01540UCC21220

各位专家:

我使用 UCC21520来驱动三相逆变器的一个桥臂。 系统的方框图是-

原理图

当未连接负载且直流链路= 0V 时、高侧和低侧栅极脉冲是完美的。在无负载情况下、随着直流链路增加、超过30V、我开始听到来自栅源环路的奇怪噪声。 我无法识别原因、但这种现象也在其他阶段发生。 Hum 的振幅随直流链路的增加而增加。 它听起来像是 HF 正弦信号。

连接负载时、情况会急剧变化。 在~30V 直流链路、10mh+100ohm RL 负载下、高侧栅极脉冲会失真、在开通期间在高电平和低电平之间快速切换-  

VG_HIGH 以 wrt GND 为基准 
这种现象仅在高侧导通期间发生。

放大波形。

在30V DC-Link、100ohm+10mH 负载下会发生此失真。 随着负载电阻的增加、在较高的直流链路级别会发生失真(这是否与负载电流有关、di/dt 问题可能存在?)
令人惊讶的是、相同的失真会在 MCU 端得到反映。 MCU 的电源会以相同的方式失真。 我尝试更改为新的 MCU 板、在 MCU 的 LDO 和 VCC 引脚上放置旁路电容器、但问题仍然存在。 (那么、驱动器本身的输出级可能会导致问题?)

出于好奇、我进一步提高了 DC_Link。 随着直流链路不断增大的噪声强度、在某个点、噪声会停止、驾驶员突然开始像这样古怪地行为-  

e2e.ti.com/.../driver-fail.mp4

(此处更改了颜色方案、抱歉)
黄色=高侧(wrt 至 GND)
蓝色=低侧(wrt GND)

即使在多次复位之后、驱动器现在仍然始终以视频中所示的方式产生高侧栅极脉冲。 现在、当负载= 100欧姆+ 10mH 时、这种情况在 DC-Link <15V 时发生。 在同一导通周期中、驱动器最初会产生适当的高侧栅极脉冲、然后在剩余导通时间内发生故障。 这种情况定期发生、仅在高侧发生。 低侧脉冲非常完美!

这是我的电路板布局的一个片段-  

栅源布局


 

直流链路布局


 

IGBT 电容

根据输入电容和栅极电荷、Cboot 的选定值远高于建议值。 我无法量化高侧故障的原因。 失真发生在驱动器级、并反映在微控制器板中。 我已分别路由 PGND 和 SGND、并仅在一点处将其短接(未显示在上面的布局中)


那么、是什么导致了问题呢? 如何解决问题? 我  

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Pranit、

    感谢您关注我们的驱动器。

    快速查看您的原理图:

    您使用的是隔离式驱动器、但考虑到 PGND 和 SGND 很快就会穿过单个铁氧体磁珠点、您可能不会采用隔离。

    引导电容器和 VDD 电容器的大小通常必须适当、以便 CVDD >= 10Cboot 为引导电容器充满电。

    -使用的自举二极管的 PN 是什么? 它的额定值是否符合预期的 Vbus?

    在进一步审查您的原理图和布局时、请参阅随附的文档、以适当调整自举组件和去耦电容器的大小。 更新电路板上的这些组件后、让我们首先移除负载、重点关注驱动器和 IGBT、这些驱动器和 IGBT 处于先前测试的相同总线电压、以确认或排除自举组件。  

    https://www.ti.com/lit/an/slua887/slua887.pdf

    我们将在下周初(最晚周二、达拉斯时间)回顾您的原理图和布局、并提供其他意见和反馈。

    谢谢。

    此致、

    -Mamadou

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、我目前没有使用隔离、但它会导致问题吗?

    其次、自举二极管是肖特基二极管

    Vf = 0.14v、Vrr = 40V、如果= 4A

    我不明白直流总线如何影响二极管额定值?

    感谢您指出自举电源的 Cbypass 值。 我要将 C_BYPASS 值更改为4.7uF、将 Cboot 更改为0.1uF。 没关系吗? (因为如果我将 Cboot 保持在4.7uF、则很难获得47uF SMD 陶瓷电容器。)

    对于 Ciss = 2.4nF 的 IGBT、Cboot = 0.1uF 且 Cbypass = 4.7uF 可安全地降至建议值

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Pranit、

    自举二极管需要能够阻止 Vsw+Vboot。 请参阅数据表的第9.2.2.2节、其中我们建议使用额定值高于直流链路电压的二极管。

    当直流链路+ Vboot 高于二极管的40V 额定值时、可能会发生雪崩并导致这些问题。 我建议使用 VR 等级更高的二极管、至少为预期最大开关节点电压的120%。 请记住在您的最大开关节点电压中包含过冲和振铃。

    如果这有助于回答您的问题、您可以按下绿色按钮吗? 如果没有、请随时提出更多问题。

    谢谢、此致、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、我了解自举二极管的额定值。 谢谢! 我更改了自举二极管和自举电源电容器。 我还将 Cboot 更改为100uF、并在自举电源和 LS 电源上放置100uF 电容。 但是,问题仍然存在。 Inface

    我焊接了一个新的相位并使用新的驱动器进行了测试、但仍然在相同的直流链路电平(~40V @100 Ω+10mH 负载)下获得失真。 我进行了一次测试、以进一步缩小合理的原因。 在负载条件下、我将 MCU 引脚拉为高电平并监控其状态、只是验证是仅由 PWM 引脚导致问题还是系统级问题。 当发生失真时、MCU 无法将该引脚保持在高电平。 相反、在引脚的高电平状态下会发生相同的失真。  

    同样、仅当负载连接到直流总线时、即当 HS 开关打开时、才会发生这种完全失真现象。  

    我想问一下、布局中是否存在任何问题? 电路板上所选 RC 值是否存在任何问题? 我了解了 UCC21520的所有参考设计、它们的栅极驱动器设计比我板上的设计简单得多。 唯一要做的是隔离信号接地和电源接地。 除此之外、还有哪些其他因素会导致此问题?

    这就是我的组装电路的样子(可以随意指出任何问题)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Pranit、

    这肯定是输入信号完整性问题。 您能否进行双脉冲测试并放大每个上升和下降波形? 低侧 FET 也可能由寄生 CGD 电容导通,这可能会导致开关节点振荡。 FET 器件型号是什么?

    这与我的同事编写的此应用手册中的波形类似–显示了布局和滤波器的重要性。

    http://www.ti.com/lit/an/slua897/slua897.pdf

    您还可以使用应用程序 nTOE 中介绍的相同布局最佳做法来安装此驱动程序。 将原理图捕获与布局进行比较、参考标识符看起来是已更改的、因此很难将原理图与布局相关联。

    在这种情况下,我不认为增加自举电容会有所帮助。 如果电容器过大且充电需要很长时间、实际上可能会降低性能。

    如果这有助于回答您的问题、您可以按下绿色按钮吗? 如果没有、请随时提出更多问题。

    谢谢、此致、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 John!

    最初电路只有2个接地端- SGND (MCU+ UCC I/p)和 PGND (UCC o/p + IGBT)。 从电源环路耦合到控制环路的噪声。 因此、我隔离了 SGND 和 PGND、但输入完整性仍然受到影响。

    最后、我隔离了 MCU、UCC21520和电源环路。 我通过光耦合器向驱动器提供了栅极脉冲。 现在、我在整个系统上有3个接地端- MCU GND、Opto GND 和 Power GND。

    MCU GND = SGND (此处仅微控制器)
    OPTO GND =初级 GND (由 OPTO 输出和 UCC 的初级侧共享)
    电源 GND = PGND (由 IGBT、DC-Link 和自举电源共享)

    该系统在60V DC-Link 下工作正常。 但在~90VDC 下、尽管 HS 输入稳定、但我开始看到 HS 输出失真。 我最初怀疑有两个因素:  
    输入信号失真
    2.自举故障
    不过,这两种情况都很好。 它只是在90+ VDC-Link 时莫名失真的输出。 我要附上下面的图

    ### 正在检查输入信号完整性 ###

    ###正在检查 输出信号完整性 ###

    Distortion1 (~80V DC-Link)


    Distortion2 (~100V DC-Link)

    请注意、即使 HS 输入占空比保持不变、HS 输出的占空比也会自行变化
    e2e.ti.com/.../VID_5F00_20191025_5F00_163051.mp4

    我的 Cboot = 100uF、VDD-Boot BYPASS = 100uF (有意为超大尺寸)。这似乎不是由输入失真导致的故障。 所有输入都很好、所有电源都很好、并根据 TI 的建议使用。 根据 TI 建议进行布局。 我甚至使用 TIDA 00366注释和 TIDA-01540注释仔细检查了值和布局。  


    整个调试过程耗费大量时间、令人厌烦。 请返回此问题。 如果您能指出布局方面的任何问题、我会很高兴

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Pranit、

    您电路板上的 C6和 R4值是多少? 我们建议使用>2.2nF 的电容器作为 C6。 这有助于提高 DT 电路的抗噪性能。 如果噪声进入 DT 电路、可能会导致 DT 电路误触发。

    此外、示波器捕获的采样率为10ms/s 这将限制示波器的有效带宽,并将屏蔽更高频率的测量。 为了真正排除输入信号完整性、您可能需要以大于350ms/s 的采样率进行测量

    不过、我会首先尝试 DT 电容器和电阻器设置。

    谢谢、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 John:

    我将 DT 电容器更改为330nF、但问题仍然存在。 在高直流链路、HS 输出损坏-在其导通周期内在 HF 上打开/关闭。 完全隔离初级和次级也无法解决问题。 在每种情况下、HS 都会失败。 最近、在140VDC-Link 之外、尽管 HS 的输入完好无损、但它突然停止提供任何脉冲。 与 HS 不同、LS 每次都能正常工作。

    我想我将切换到具有隔离电源的专用 HS-LS 驱动器。 由于未知原因、UCC21520数据表和相关应用手册中提到的电路对我不起作用。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Pranit、

    感谢您的更新。 如果您有任何其他问题、请记住我们。

    谢谢、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我切换至电隔离式双驱动器、减缓了开通/关断过程、并将自举电流限制为更低的值。 该电路现在在高 DC-Link 电压下工作正常。  

    有两件事困扰我-  
    违反 CMTI 限制。 (通过增加开通时间来更正)
    2.燃烧 BS 限流电阻器(相当异常和意外)
      只有当高电流流经 BS 路径时才会发生这种情况、如果 Cboot 过高、则可能发生这种情况  
    那么为什么数据表提到选择 Cboot > 10*Ciss (为什么 Cboot 没有上限?)/
    Rboot 烧坏并进入 MOhm 范围、导致 BS 电流处于 uA 范围内。 因此、Cboot 未充电、这说明了 HS 输出上的恒定低脉冲。

    我建议对数据表进行一些修改-  
    1.广泛提及 CMTI 及其影响。  
    2.将所有资源链接到一个文档中(数据表或一些设计指南)
      如果有参考设计、布局注意事项、设计指南、故障排除、可能的故障、 讲座等在一个文档中链接到。

    尽管如此、我还是可以得出结论、UCC21520未发生故障、它是支持电路、故障导致驱动器发生故障。 我相信、如果打开/关闭速度减慢且 BS 电阻器发生更改、UCC 也会起作用。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Pranit、

    感谢您的更新–我很高兴您能让它正常工作。 高电压半桥电路的调试当然很复杂,但坚持是关键:)。

    此外、感谢您对未来可能有所帮助的材料的推荐。 我在我的签名中有一个指向我们的培训视频系列的链接,如果您想查看,我认为许多视频可能对您很感兴趣。 我还邀请您转至 UCC21520产品文件夹并导航至“技术文档”选项卡(位于“设计和开发”选项卡旁边),该选项卡链接至我们与此器件相关的一些其他文档。

    我们确实有一个 CMTI 的详细说明、尽管它侧重于我们的其他隔离式栅极驱动器之一 UCC21220。 请随意阅读、因为所有信息也与 UCC21520 CMTI 性能有关。

    http://www.ti.com/lit/an/slua909/slua909.pdf

    您是否有显示开关节点 dv/dt 的示波器捕获? 我非常怀疑这些 IGBT 的转换速度快于基于您之前帖子的屏幕截图得出的100V/ns 驱动器规格。 更仔细地查看上面的波形、我认为问题可能与低侧 IGBT 因 dv/dt 引起的导通有关、从而导致击穿和总体性能不佳。 在更新的波形中、当高侧导通时、您仍然可以看到这种低侧电压尖峰、尽管可能会由于更高的栅极电阻和更慢的 dv/dt 而得到缓解。  我将再次检查栅极发射极电压在开关期间是否正确保持、并检查低侧 IGBT 中是否存在击穿电流。 对于预期具有高 dv/dt 的系统、我们通常看到客户使用数据表第9.2.2.8节中列出的负关断电路或具有米勒钳位引脚的单通道驱动器、例如 UCC5350MC。

    我们建议使用10xCg 的最小值、以减少电压纹波并确保电源在高侧 FET 的整个导通时间内保持高于 UVLO 下降阈值。 从理论上讲、只要系统设计为处理增加的启动时间和峰值浪涌电流/功率、自举电容就没有上限。 实际上、在典型应用中、非常大的 Cboot 值的好处有限、因为自举电源最常用于占空比低于90%的系统。

    我们很想知道自举电阻器是开路的–这些电阻器通常可以处理相当大的峰值电流/功率。 您是否在更换之前损坏的40V 二极管后更换了该电阻器? 在40V 二极管损坏且从未更换过的情况下、电阻器之前是否可能发生故障?

    谢谢、此致、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 John!

    关于 LS Vgs 尖峰、是的、它是由于 HS 导通而发生的、但它不会导致击穿。 如果您仔细观察 Vgs 尖峰间隔、则 I-load 仍然恒定、VDS-LS 也在上升。 I LOAD 中的尖峰可能是由体二极管反向恢复引起的。 无论原因如何、I LOAD 尖峰都不是由击穿引起的。

    关于 Rboot、我先更改了二极管(40V 至1kv)、然后运行相位。 即使在更换二极管后、电阻器也会烧坏。 我更换了电阻器、现在一切都正常。  

    关于 CMTI、即使我觉得 IGBT 本身在100V/ns 压摆率下进行开关是一项艰巨的任务、但由于 TI 的一个讲座强调了完全相同的现象并将其归因于 CMTI、我认为 CMTI 可能是问题的根源。 然而、在高直流链路 Rboot 可能会以某种方式汲取大电流、导致其发热并增加电阻(因此无法为 Cboot 充电)。 听起来不相关、但 HS 无法在 BS 输出故障(Rboot、Cboot)时打开提示。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Pranit、

    如何测量 I-load? 通常、击穿电流将通过低侧功率器件旁路负载和漏极。

    您是否在更换二极管的同时更换了电阻器? 电阻器可能与40V 二极管同时损坏。

    谢谢、

    John