[参考译文] LMG1210：层堆栈和元件要求。

您好！Dylan、

感谢您深入了解 LMG1210和 TIDA-01634！

数据表建议使用四层电路板、主要用于在高频开关电源环路时更大限度地减小电感。 LMG1210电路主要位于顶层、不会受到太大的影响。 当并联 FET 时、输出走线需要位于不同的层上、以使回路保持与相邻层用于降低走线电感的长度相同。 (见图4 )  

如果不使用并联 FET、则只需2层即可对 LMG1210进行布线。 布局示例(见图12 http://www.ti.com/lit/ds/symlink/lmg1210.pdf)可在与散热焊盘中的微过孔相连的相邻层上看到1210输出的返回值、从而降低栅极环路电感。 如果不使用并联 FET、4层仍然可以通过允许更大的接地平面来实现更好的热性能、并允许使用电源布线来降低布线电感、从而使输出电源环路受益。

在电源环路中增加电感会随着振铃而降低速度、但是由于开关频率为500kHz、上升和下降时间可能为数十 ns、而输出会影响运行。 如果不将电源环路电感减小得太多、更糟糕的情况是振铃、这会导致 dv/dt 击穿、并可能损坏 FET 或驱动器。 遵循数据表第10节和 TIDA 第2.2.4.2节中的布局有助于降低电源环路电感、从而避免这种情况。 例如、通过减少开关节点和电源接地层之间的重叠、减少开关节点寄生电容以帮助降低输出电容功率损耗。 查看 LMG1210 EVM 的 Altium 设计文件 (http://www.ti.com/tool/LMG1210EVM-012)、该文件与 TIDA 类似、但不会并联 FET。

由于 EPC2020具有与 TIDA 和 EVM 中使用的 FET 类似的栅极电容、因此自举电容和二极管选择正常。 在 VCC 上放置一个100nF 的额外电容(实际上在数据表中称为 VDD 引脚)、用于高频滤波和峰值驱动电流源。 将 VDD 电容和引导电容靠近器件放置、以实现最低电感栅极环路。

请告诉我这是否能回答您的问题、或者您还有其他问题！

谢谢、

您好！Dylan、

我叫 Mamadou、与 Jeff 一起工作。

我们没有听到您的声音，我们必须假设您已经解决了这个问题。 因此、我将把这个线程标记为已解析并将其关闭。  

如果您有其他问题、请通过发布此主题告知我们。

如果您没有其他问题、请单击绿色按钮告知我们。  

感谢您关注我们的驱动器。

此致、

-Mamadou

您好！Dylan、

感谢详细的布局更新、  

要返回驱动器 LO 电流路径、需要有一个 GND 返回、就像 HS 上的 HO 一样。您希望能够具有单独的电源接地和驱动器接地、但除非您具有开尔文连接 FET、否则无法将它们完全分离。 例如、您的 FET 的 PIN2 (PGND)需要返回到驱动器接地以完成 LO 路径。 这可以通过将相邻的第2层接地平面在任一侧连接在一起来实现。 这将允许低电感返回路径。 HS 返回路径还可以有一个 HS 平面、以类似的方式以低电感方式返回路径。 1210上的 HS 和 GND 平面可与电源环路交互。 查看 EVM Altium 设计文件、了解1210散热焊盘如何使用相邻的第2层连接到 FET 源。  

HB-HS 引导电容器靠近器件、这很好、但 POS_5V 电容器很大、并且返回路径很长。 选择尺寸更小的电容器并使其更靠近引脚、以及将接地过孔用于相邻接地平面、将有助于实现 LO 环路。

此外、底层的 GND 平面未连接到1210 GND。 (之前提到过、HS 没有连接到的平面)。 J1和 C1 POS_5V 节点也未连接。

如果您需要其他评论或有任何其他问题、请告诉我。

谢谢、

您好！Dylan、

更新后的文件看起来更好、如果不像您一样使用 LDO、VIN 可以连接到 VDD。  

保持信号和电源接地与星点接地分开(在该接地中、驱动器的 GND 连接到其他电路节点、例如功率 MOSFET 的源极和 PWM 控制器或运算放大器的接地端位于一个单点)、并防止返回路径重叠。  将有噪声的电源开关电路的返回路径与信号或模拟返回重叠或交叉会产生噪声耦合-如果发生这种情况、请在靠近驱动器或运算放大器引脚或电源的位置使用不同尺寸的去耦电容器来过滤返回的噪声。  

还应考虑到电源的返回路径、需要使用过孔来允许较大的接地层区域不仅散热、还允许返回信号以最短的方式返回。 来自信号或电源的电流将需要找到电阻最小的路径、这意味着返回其来源的最小环路面积。  对于较大的接地平面、通过接地平面的返回路径将尽可能靠近信号布线路径。 下部半桥的 VIN 电源路径电源可能需要一些去耦电容器和大容量电容器、以保持与使用 C3和 C7的顶部半桥相同的性能。

请告诉我、这是否有助于回答您的问题、或者您还有其他问题。

谢谢、