[参考译文] BQ76940：BQ76940

您好、用户：

我没有设计电路。  

对于休闲阅读器、附件中的问题涉及 tiduc43a、TIDA-01093、尤其是图7中的负载移除电路。

" TDELAY 是从负载被移除到下一时刻的时间

电压 VLOAD 再次变为低于0.5V 的电压，为什么会有延迟？

然后，MCU 可以检测到负载移除事件，是否将 LOAD_RM_DET 信号配置为下拉或下拉？

如果电池为16s、D21、D24、D28、D33稳压电压是否等于电池总电压？ 如何选择？

D24、D28、D33能否用齐纳二极管代替它？

为什么 D21封装是 SMB、SMA 是对的？

感谢您的回复！ "  

移除负载和 VLOAD (Net load_RM_DET)变为低电平之间存在延迟、因为信号 FET Q15和 Q19的栅极上没有直接下拉。  它是流经齐纳二极管的泄漏电流、用于对栅极进行放电。

2."...load_RM_DET 信号是否配置为下拉或下拉？" 是的。  对于 PACK-上拉 Q15为导通状态、作为一个源跟随器上拉 VCC_B 附近的源  当 PACK-突然下降时、二极管的电容将使栅极向下推、Q19将变为低电平。  如果 PACK-缓慢下降、齐纳二极管的泄漏电流将下拉栅极并关闭 Q15、 LOAD_RM_DET 可能缓慢下降、时间可能较长、如表6所示。

2.3.第2.3节说明了电路的目的，作者希望在正常电压运行期间具有高阻抗，因此齐纳二极管通常不会完全导通。  如果电压增加到传导电流、则由8.2M 电阻器限制、以将电流保持在可接受的水平。  在较高电压下、D21可用齐纳二极管的步长可能较大、可以调整 D24、D28、D33的值、以使总电压保持在可接受的水平、同时不超过 Q19的栅极电压限制。  为您的设计选择值以保护栅极、同时使电流保持在可接受的元件容差水平。

4.是的、如果有合适的电压值、可以用单个齐纳二极管替代 D24、D28和 D33、但这会限制 Q19的栅极可推至低于 BAT-的数量。  根据 Q19的选择、您还可以使用背对背齐纳二极管、以允许负电压大于一个二极管 VF、但仍然移除组件。

D21是一种 SMB 二极管、因为它是设计时可用的封装。  在齐纳二极管的较高电压下、正常的测试电流可能会导致功率值较大且封装较大、从而满足合理的功率限制。  在该电路中、电流保持在较低水平、因此功耗较低、并且可以使用 SMA 或更小的封装(如果可用)。  请始终检查最终设计中的功率和元件额定值。