This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28056:布局的磁性拾取

Guru**** 665180 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1171025/ucc28056-magnetic-pickup-from-layout

器件型号:UCC28056

大家好、

数据表建议该环路较小以防止磁性拾取、我是否可以知道较大的环路为什么会有噪声拾取?

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Fred、

    ZCD/CS 正在监控两个关键信号。  当 DRV 引脚为低电平时、 ZCD 输入将监控 电感器零电流转换。 任何增加的迹线电容都将引入相移以及电容滤波的衰减。 这将导致 过零检测错误、导致 FET 在非最佳点打开。 当 DRV 引脚 为高电平时 、CS 输入会监控相对于 GND 的小电压、因此任何添加的阻抗都会导致电压偏移、这将影响 电流测量的精度。  通过最大程度地减小 ZCD/CS - GND 环路的环路面积、可以最大限度地减小寄生电容和阻抗、从而减少这些误差。 减小环路面积还使该敏感区域成为更小的天线接收器、并增大其与功率级和磁性元件中产生的开关噪声的距离。

    此致、

    射线

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ray:

    谢谢、

    但我对 它感到好奇,

    如果我们不想进行相移或衰减 ,那么为什么要在 ZCD 引脚上添加 RC 滤波器?

    除了电容分压器、这些电容与我们不想使用的寄生电容之间有何差异?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Fred、

    我们希望避免 寄生电容和阻抗、因为它们可能会干扰预期的滤波。 CZC3 10pF 值很小、寄生电容可以处于相同的阶数、甚至可以达到大于该阶数的阶数。 设计人员希望能够使用外部组件预测和控制滤波、而不必补偿电路板引起的寄生效应。

    另一个保持环路小的要点也很重要、即通过更大程度地减小环路面积来最大限度地提高抗噪性。

    希望这能回答你的问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢 Ray、

    我们必须将 CZC3增加到1nF、以消除噪声拾取可能产生的可闻噪声、

    1nF CZC3过大、可能会因过零延迟而增加开关损耗。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Fred、

    请遵循数据表9.2.2.3.1中的指导:

    射线

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ray:

    我知道滤波器电容器用于开关边沿尖峰、但在绿色信号(VZC)中找不到任何电容器、

    是否有图片可供我查看此开关边沿通常发生在何处的示例?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Fred。  这些图像 模糊、但可能存在20MHz 带宽限制。 此外、时基有点太长、无法看到纳秒范围内的尖峰。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    明白了、

    我是否可以知道可能引入尖峰的原始原因?

    它是否仅在 MOS 导通的时刻发生?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、大尖峰在 MOSFET 导通时发生。 它与 FET 输出电容突然放电相关。

    射线

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ray:

    了解、因此、正如我们在上面提到的、

    我们可以通过缩短 MOS 到 GND (输入电容的接地)的环路或增加 CS 引脚滤波电容来减少它、对吧?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、您可以通过保持环路较小以及对 CS 进行滤波来降低它对 CS 引脚的影响。