[参考译文] TPS7H4010EVM：奇怪的环路响应

ERF，在我的测量/模拟比较中缩放误差，这个更好：

但问题仍然相同。

您好！

是的、我同意3.3V 转换器上低频的正相位很有趣；因为同一 DUT 在不同的配置中显示了"传统"特征。  从瞬态负载阶跃中我们知道器件是稳定的、但是、这种波特图表明它不能 被称为无条件稳定。  我计划重新测试环路响应、以确认 这些 测量是可重复的。  如果是、我可以询问是否可以更新模型以更准确地反映 器件。   

出于好奇  、"条件稳定性" 是否会阻止您在这种配置中使用此器件？

谢谢

Christian

我通常不喜欢在增益超过0dB 之前波特图中的任何位置具有0相位裕度。 在本例中、我通过绘制奈奎斯特图进行了仔细检查、以确保稳定性最薄弱点处于应有的位置。 不过、降压转换器并不会让我感到意外、但如果用户指南中给出了3.3V 环路响应、 那么 TPS7H4010-SEP 内置校正器中可能存在一些我不理解的问题、这在高可靠性不可修复产品中是我们通常不喜欢的问题。 顺便说一下，你对"无条件稳定"下了什么定义？

是的、我同意、相位裕度超过交叉频率是理想的。  我需要在 FCO 实际之前确认相位骤降、因为我在测试设置中通过更改与 PCB 的接地连接相对于注入和接收信号的位置、看到了相位测量的显著变化。  

我提到无条件稳定是为了表示只有当环路增益处于特定范围内时、有条件稳定的系统才是稳定的。    例如、如果该系统由于大信号瞬态响应而导致增益暂时下降、则系统可能变得不稳定并发生振荡。   

我将在重新测量 EVM 后立即与您联系。

谢谢

Christian

好的、谢谢您的理解。 事实上、不是无条件稳定是我们不希望的、因为稳定是整个产品寿命和任何条件的正当理由、充其量也是耗时的、更糟糕的是根本不可能。 当我们提供 SoC 时、当将模式从假设待机更改为耗电极高的算法/数据传输时、预计会出现大电流瞬变。

是的、我理解这一问题。  但是、我们确实在从0-6A 的最坏瞬态负载阶跃中测试器件、以确保保持稳定性。  我将告诉您我在 rmeasurements 中找到的结果。  谢谢。

大家好、它看起来与偏置引脚有关、该引脚默认连接到评估板上的 Vout。

当我移除 R13和短路 C35封装时、TPS7H4010内部 LDO 会在输入电压下自动获取电源、并且环路响应远接近预期曲线。 这也将解释当 BIAS 引脚低于3.3V 时 LDO 切换到 Vin 时3.3V 和1.8V 输出之间的差异。  通过该引脚对低频有某种程度的敏感性、因此在该级别进行去耦可能比预期的要困难。

我可能很快会发布来自该设置的一些曲线。

您好！

正因为如此、您才知道、由于感恩节假期、Christian 将在本周外出。 如果您可以分享您的设置中的曲线、这将有助于我们进一步评论您观察到的情况。  

谢谢、

Sarah