[参考译文] LMG1205：加载外部 FET 时 HS 脉冲崩溃

您好、Matt、

感谢您与 LMG1205取得联系、我是该器件的应用工程师。
据我了解、当您的 HI 输入尝试打开 HO 时、输出将不会一直达到5V。 这在相当低的频率下发生。 由于频率较低、应该有足够的时间来补充自举、但由于泄漏或引导电容值太小、可能会有太多的导通时间来将高侧保持在5V。

当我为您的系统计算引导电容值时(使用 EPC2108、它具有大约300pC 的极小栅极电荷以及大约1nC 的 HB 静态电流和2nC 的上升沿反向恢复电荷) 我注意到、对于导通期间引导电压的0.01V 变化、需要大约400nF 的电容。 布局中的额外寄生开关节点电容可能需要额外的650nF 自举电容、以便在达到 UVLO 时为高侧整个导通时间充电。

a)您的 VDD 电容值是多少？ VDD 电容在关断期间补充自举、如果过小、则可能会阻止自举完全充电(数据表的第8.2.2.1节对此值有所帮助)
b)能否查看您的原理图、了解低于650nC 的器件为何无法正常工作？
c)高频时问题是否会变得更好？ 通常、自举电路在较长的导通时间内往往会变得很棘手、因为栅极到源极的泄漏(从自举中移除)会阻碍高侧。
D)您能否确认 HB-HS 电压未达到 UVLO (3.4V)？ 如果在导通一段时间后达到 UVLO、则可能会出现泄漏。

要回答您的问题：
1)最大电流值来自已在等式2 (数据表中的第8.2.2.2节)中的 QgH。 自举的最大电流是开启高侧栅极所需的峰值电流乘以为总栅极电容充电所需的时间。 该时间很短、因此可以将其等同于开关栅极所需的电荷量。 使用静态驱动器电流以及自举的 Qrr。 有关此公式的更多信息、请参阅以下应用手册(www.ti.com/.../snva723a.pdf)的第3节
2) 2)栅极达到5V 后、保持5V 所需的任何电流都是泄漏电流。 HB 泄漏电流将是 UVLO 电路的静态电流(在本例中可能会关断高侧)以及任何电流、以使栅极偏置高于 HS 引脚。 为了检查泄漏电流是否是一个问题、您可以在导通期间探测栅源电压波形和高侧 HB-HS 引导电容器电压(使用较小的引导电容器)、以查看栅极/HB 压降。 该压降可用于乘以电容、再除以您的时间增量、以得出在 HO 导通期间引导电容器已移除的电荷量。 与 i=CDV/dt 相似。 这有道理吗？


谢谢、

尊敬的 Jeff：

首先，请允许我感谢你如此迅速地回复我，并作出如此详细的答复，我对此表示非常赞赏。

我认为你在答覆第一段的总结是准确的。

您是否想展示您进行的自举电容器计算的工作原理？ 我似乎无法接近几百 nF、我可能会遗漏一些东西。

a) Vdd 电容值为存储器中的1uF、我们最初将自举电容设为100nF、我读出大约 x10乘法器是正常的。
b、c、d)我不再在办公室、但我将于明天(英国时间)回答这些问题。

感谢您对问题1和2的回答、这很有道理、遗憾的是、链接会导致出现错误404未找到。

此致
Matt

尊敬的 Jeff：

请问您是如何得出 Δ Vboot = 0.1V 的计算结果的？

此致
Matt