[参考译文] TPS65261：两个 TPS65261级联为 AM5706加电

你(们)好，先生

一些意见：

1.对于 U2和 U55、建议将输入电容(C2和 C576)更改为22uF MLCC、之后  、在布局中将22uF + 0.1uF 输入电容靠近 PVIN2/3引脚放置、在布局中将10uF + 0.1uF 输入电容靠近 PVIN1和 VIN 引脚放置。

2.对于 U2的 BUCK1、分压器电阻错误、如果其输出为1.8V、则将 R10更改为10kohm。

其他看起来不错。

，μ s 在 U55中、PGOOD1只能控制 EN1以实现序列 VDD_CORE_AVS、然后 VDD_DSP_AVS、然后 VDA_PHY_1V8、或者不能控制、PGOOD1 必须控制 EN1、EN2和 EN3。

第二个，关于  DDR1_vref0。 我使用 VIO_3V3生成 DDR1_vref0、如下图所示、因为 VIO_3V3是 AM5706的最后一个电源、所以我认为 VDDR_VREFSTL（DDR1_vref0）  太晚了、不是 VDDS_DDR1？ ）我怀疑(__LW_AT__DDR1_vref0可能会在 PORz 之后出现。  我的想法是正确的吗？ 有关此 DDR1_vref0电源的建议是否正确？

你(们)好，先生

其他意见：

对于 U2、EN1/2/3引脚具有内部上拉电流、因此它们 可以悬空、这意味着 R455、R453、R451、R456、 可以移除 R454、R452、C584、C585、C586。

，μ s 在 U55中、PGOOD1只能控制 EN1以实现序列 VDD_CORE_AVS、然后 VDD_DSP_AVS、然后 VDA_PHY_1V8、或者不能控制、PGOOD1 必须控制 EN1、EN2和 EN3。

[Zhao]实际上 、PGOOD1仅 控制 EN3将实现您的序列、EN1/2引脚也可以悬空、R457、R458、R459、R460、 可以移除 C588、C589。  请参见下图。

第二个，关于  DDR1_vref0。 我使用 VIO_3V3生成 DDR1_vref0、如下图所示、因为 VIO_3V3是 AM5706的最后一个电源、所以我认为 VDDR_VREFSTL（DDR1_vref0）  太晚了、不是 VDDS_DDR1？ ）我怀疑(__LW_AT__DDR1_vref0可能会在 PORz 之后出现。  我的想法是正确的吗？ 有关此 DDR1_vref0电源的建议是否正确？

[赵]

 VDDS_DDR1何时准备就绪？

PORz 的含义是什么？

VDDS1_DDR1是   U2的 VOUT3 (VDD_DDR_1V35)、PORz 只是 U21的输出 H_PORZ 、所有这些功率都包含在第一个问题的 pdf 中。