This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS54332:使能迟滞与输出电压间的关系

Guru**** 2510095 points
Other Parts Discussed in Thread: TPS54332, TPS54233

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/849880/tps54332-enable-hysteresis-vs-output-voltage

器件型号:TPS54332
主题中讨论的其他器件: TPS54233

我在使用 TPS54332作为6V 电压轨的主稳压器、但使用5.5V LDO 稳压器备份的电路中看到了一个奇怪的现象(因为 TPS54332不想在100%占空比/直通模式下运行)。 当输出轨已处于5.5V 时、使能阈值似乎向上移动-例如、在使能引脚上具有1.701V 电压时、尽管数据表中的典型使能阈值为1.25V、最坏情况下为1.35V、但 TSP54332仍然不会导通。

此预期行为是来自器件还是仍应尝试在1.25V 使能电压下启动?

如果是预期的、那么是否有一些文档/设计信息可用于预测实际的使能阈值?

此致、


Patrick Herborn。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您可以分享原理图和波形吗? 让我们看看发生了什么。

    肖恩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    希雅·肖恩!

    感谢您购买此机票。

    为回答您的请求、请查看随附的 PDF 版原理图的一些屏幕截图。 请注意、LDO40L 部分有两个错误-那里的值应该为5.5V 而不是5V、并且电阻器应该被交换过[这就是它在电路板上的方式、 这就是它所做的-在 TPS54332未运行时生成5.5V 电压、当然假设输入电压足够大]。

    关于波形、没有任何波形、因为 TPS54332未开启[手头的问题]。 当它达到此值时、开关波形看起来足够合理。 如果您需要查看它们、我可以尝试在当天使用 DSO 来获取它们。 考虑到问题是 TPS54332不会触发、而是运行、但不会正确、我怀疑他们会提供很多信息。

    非常感谢、


    患者

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Patrick:

    我 可以    肯定地告诉您、阈值电压没有问题、另请分享布局以供审核。

    您是否尝试卸下备用稳压器并检查问题?

    最好显示波形。

    肖恩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    希雅·肖恩!

    再次感谢大家顺利完成本次活动。

    在移除备用稳压器方面、我并不热衷于对该板执行此操作、因此我采取了稍微不同的方法、但结果/信息有所帮助。 为了在 TPS54332开通之前尽可能降低 VCC6上的电压、我从 LDO40L 中移除了一个反馈电阻器。 这导致 VCC6在大约1.25V 时上升、直到 TPS54332启动。

    我可以确认、通过此修改、TPS54332会在6.5V 输入电压下触发、由于输入和 UVBAT 轨之间存在肖特基二极管(用于反极性和欠压保护- TPS54332电源轨上有大容量电容) 从而导致 TPS54332的 VIN 引脚上出现大约6.05V 的电压。 这应该会导致使能引脚上出现1.164V 电压、但实际上我们得到 了1.262V、这一点很有趣。 数据表中确实提到了使能引脚上的一些负输入电流、但即使是4uA 也只会在27k4上造成0.11mV 的电压、而不是我们看到的98mV 的电压差。 好消息当然是、它几乎符合数据表规格、即1.25V (远低于1.35V 最大值)时的导通。

    关于波形、我已将两个-一个在6.6V 电压下连接到电路板、另一个在7.2V 电压下连接到电路板。 您可以看到、在进入电路板的6.6V 电压上、TPS54332进入输出100%打开的阶段、然后进入占空比非常高的阶段-考虑到电路板在其中获得6.5V 时的输入电压电平为6.05V、这是可以理解的- 它在这里稍高一点、但不会太高。 随着输入电压高达7.2V、它变得有序、并且模式看起来非常合理。

    关于布局、我认为上述测试已明确证明、TPS54332上已经存在接近预期的输出电压、这会导致使能阈值发生变化。 这也许不是设计用途和/或不是根据规格、但它是在做什么、我不确定布局会带来什么好处-也就是说、我不知道在使能引脚超过1.7V 之前、布局的哪一部分可以阻止 TPS54332开启... 但是、如果这真的很重要、请告知您最好是拍摄该区域的照片、还是从 PCB CAD 获取照片。

    作为最后的注释-我们之前遇到的一个问题是 TPS54332在其输入过低时会"翻盖"。 也就是说、它将打开、输出电压将上升、然后它将在大约100%的占空比下花费一段时间、但随后会放弃。 输出电压将下降、然后它将具有另一个 GO。 目前的观察结果表明、阈值根据输出电压变化(但可能只有在这种情况下才会受到外部影响)、这可能有助于更好地解释这一点-在我刚刚将阈值降至器件不喜欢100%驱动时、 在这种情况下、可以通过设计干预、也可以通过高侧晶体管的自举电压损耗来实现。 我会做一些测试,看看情况是否确实如此,然后再报告。

    再次非常感谢、

    患者

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    肖恩、

    我提交了一份回复、但它被标记为需要主持人批准、而这方面的常见问题表明、这是因为该主题已被解决和锁定[在撰写帖子时可能发生这种情况]。 刷新不会显示这种情况、因此我不知道该帖子现在是否已丢失、我需要重新发布它、或者是否确实是主持人。

    此致、

    患者

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    肖恩、

    我之前的帖子现在已被发布,这一事实证明该主题未被锁定,我将再次尝试发布您的问题的答案:

    我不热衷于移除 LDO、因此我使用了另一种方法-我移除了其中一个反馈电阻器、因此它的输出电压仅为1.25V、而不是5.5V。 这种变化导致 TPS54332在电路板输入电压为6.5V 时开启-此时 TPS54332的馈电为6.05V、使能引脚为1.262V (尽管它本应为1.16V)。 不确定为什么使能引脚的电压高于预期-数据表中规定的负输入电流仅占毫伏的一小部分、而不是100mV 的最佳部分。 无论如何、当 LDO 未升至所需电压附近时、它确实会在1.25V 的预期阈值下开启。

    我附加了两个波形。 从6.6V 开始、显示间歇性工作、其中有时为100%、有时为极高的占空比。 考虑到 Vout 几乎是 Vin、这是预期的结果。 当我们进入电路板的电压达到7.2V 时、看起来很正常。

    关于布局-我不确定这将有何帮助、因为该测试现在表明、在 TPS54332触发之前更改其存在的电压似乎会影响其阈值电压-这可能不是有意/正确的、 但这是发生的情况。 如果您确实需要布局、请告知拍摄照片还是 PCB CAD 拍摄效果最佳。

    非常感谢、


    患者

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Patrick:

    TPS54233是非同步降压转换  器、BOOT UVLO 阈值电压约为2.1V、BOOT 电容器通过内部二极管连接到 VIN、转换器可以启动、直到 VIN 高于大约2.1V+0.7V+5.5V (LDO)=8.3V、 因此、即使 VIN 达到6.5V (EN 为1.25V)、转换器也无法启动。 这也是我要求您移除 LDO 以检查此问题的原因。 当您移除反馈电阻器时、LDO 输出电压低、当 VIN 高于6.5V、引导电容器电压高于2.1V 时、转换器可以正常启动。

    因此、如果您想要添加5.5V LDO、最好将 VIN UVLO 设置为高于8.3V。

    肖恩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    希雅·肖恩!

    首先也是最重要的,*感谢您*的时间、耐心和毅力! [我可以理解、这可能有点令人沮丧]

    第二,非常感谢你们指出,我认为应该*清楚什么,但出于需要解释的原因,这不是...

    这里有两个因素:1)不能看到树木的树木,2)不能应用这样一个格言,即一旦消除了不可能的东西,任何东西都必须是真实的。 这些因素是相互交织的:我发现的第一个"问题"是,使能比应有的要高, 我无法消除这种现象、将其作为观察到的行为的不可能原因(过去的硅器件不良经验意味着我不再认为它是正确的)、这使我更加复杂、因此我发现自己无法继续前进。 学习的课程-探索所有选项、并并行而不是按顺序删除!

    这在两个方面完美地说明了支持论坛的价值:1) TI 内部人员将能够访问我们其他人所不能访问的信息、这可能使他们能够确定使能电路不可能成为原因、从而允许调查进展到其他可能的原因上、以及2) 查看该线程的其他人可能认为启用电路工作正常(但没有"证明")、否则问题必须在其他地方。

    由于 BOOT 引脚上的2.1V UVLO 具有平视优势、很明显这是一种鸡肉和蛋肉情况- TPS54332完全无法打开高侧 NMOS 功率 FET (如果是 PMOS、则无需自举引脚)-此时自举电容器上的 Δ V 不足。 但是、一旦运行、当 TPS54332关闭高侧晶体管时、反激式器件允许自举电容器重新充电、否则它将很高兴地在6V OUT 下保持低至6.1V 的电压进入器件。 因此、它不会在使能电压上看到一些迟滞(即、首先打开1.7V)、而是基于建立和在自举电容器上保持足够的 Δ V 来产生迟滞的鸡/蛋效应。

    关于 VIN UVLO、我更喜欢 TPS54332尽快运行、我可以考虑几种方法:

    1)"粘住"电感器:TPS54332是3.5A 开关,我们有最大20V 的输入,将8R2作为晶体管向下接地的漏极负载, 能够拉 PH 引脚(因此电感器的反激端)的电阻器可用于为自举电容器充电、从而使 TPS54332启动并运行。 如果 TPS54332决定在 PH 引脚被拉至低电平时导通高侧晶体管、则电阻器将电流限制在安全水平(即防止短路)。 这可以通过最终由该开关供电并已经可以监控电路板输入电压的处理器来完成。 危险(虽然我怀疑可能是轻微的)是、这会在电感器中设置反向电流、然后反向电流会传回 PH 引脚上的 VIN、 但我认为、高侧 FET 中的体二极管会将其钳制在大约 VIN+0.6V、这不会造成任何损坏。

    2) 2) TPS54332电路及其供电电源轨之间的同步整流器型隔离。 即使 LDO 为电路供电、这也会在自举电容器上产生足够的 Δ V 电压、因为 LDO 不会将 TPS54332的输出上拉至5.5V。 FET 可以将电源轨耦合在一起、而不是使用简单的二极管(及其相关的压降和功耗)。 这一点会稍微复杂一点、因为 FET 在非常接近6V 之前不应导通、否则、即使 VIN 降至 TPS54332关断点且 LDO 接管、一旦导通、它也会保持导通状态、 从而防止 TPS54332重新启动。  

    再次非常感谢、


    患者