This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7A19:TPS7A19 Vdelay 与 Vin 间的关系

Guru**** 2510095 points
Other Parts Discussed in Thread: TPS7A19

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/780847/tps7a19-tps7a19-vdelay-vs-vin

器件型号:TPS7A19

大家好、

我 对 TPS7A19 Vdelay 与 Vin 有疑问。

TPS7A19数据表提到"延迟引脚上的电压必须低于 Vin 电压"。

当⊿Vin 接地短路事件时、根据 Cdelay 和 Δ V dVin/dt、我的客户担心 Vdelay 会高于 Vin、这违反了数据表中的 abso 最大规格。

在  外部是否有任何好的方法来防止 Vdelay > Vin?

此外、您是否对 Vdelay 从1V 下降的任何引脚具有 tdelay 时间常数和 Vthreshold?

此致、

Kai

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Kai:

    最好的方法是防止 Vin 在输出轨完全放电之前短接至 GND;但是、听起来您希望在启用输出时输入轨会以快速压摆率短接至 GND。 出于好奇、会发生这种短路的原因是什么?

    如果您要在上游电源和 LDO 的输入电容器之间串联一个二极管与 LDO、则可以降低超出任何引脚的绝对最大额定值的风险。 这是因为当输入电源轨发生短路时、二极管会允许输入电容器保持充电一段时间。 这将使 IN 引脚的输入电压保持在绝对最大额定值范围内。

    非常尊重、
    Ryan