[参考译文] TPS40170：预偏置条件下的 SCP 检测时序

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TPS40170

我认为、当预偏置电平较高且 VBOOT 电平较低时、高侧 FET 无法导通。

在这种情况下、何时检测到 SCP？

在 VBOOT 电压电平上升足够后 FET 实际导通的时间是不是？

或者、虽然 FET 实际上并未导通、但它是内部导通时序吗？

此致、
Kohei Sasaki

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Kohei、

当发生预偏置时、高侧 FET 实际上在 VBOOT 电压电平上升足够后打开。但在此期间、低侧 FET 可以导通。

Gavin

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

加文-圣

感谢你的答复。
我了解到、在 VBOOT 电压电平上升到足够高后、高侧 FET 实际上会导通。

我想知道 SCP 检测时序。

如果由于 VBOOT 电平为低电平而导致高侧 FET 无法导通、则是否在内部产生高侧导通信号时检测到 SCP？
当高侧 FET 无法导通时、我认为 Vin 和 SW 之间的电压差足以进行 SCP 检测。

或者、在 VBOOT 电平上升足够且高侧 FET 实际导通后是否检测到 SCP？

此致、
Kohei Sasaki

0 admin 6 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Kohei、

VBOOT 电平上升足够且高侧 FET 实际导通后、会检测到 SCP。

Gavin

电源管理（参考译文帖）(Read Only)