This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC21750:VEE 上的 UVLO?

Guru**** 2782575 points

Other Parts Discussed in Thread: UCC21750

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/822653/ucc21750-uvlo-at-vee

器件型号:UCC21750

您好!

在数据表中、关于欠压锁定的主题8.3.3说明了:

IGBT 的典型 VDD 值为15V、SiC MOSFET 的典型 VDD 值为18V 或20V。 UCC21750实现了 VDD UVLO 的12V 阈值电压、具有800mV 迟滞;VEE UVLO 的-3V 阈值电压、具有400mV 迟滞。 该阈值电压适用于 SiC MOSFET 和 IGBT。

在负侧 VEE 上没有其他 UVLO 保护信息、在表中没有、在简介中没有。 UCC21750是否具有负 UVLO 保护? 还是这是勘误表?

非常感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Lukas、您好!  

    感谢您的提问。 VEE UVLO是 UCC21750的功能。 您所指出的声明将不会显示在最终和非预告信息数据表中。

    该器件具有 VCC 和 VDD UVLO。 VDD UVLO 的优点是以 COM 为基准、而不是以 VEE 为基准、因此栅极电压始终远高于 IGBT 或 SiC MOSFET 的阈值电压。

    此致、

    Audrey