尊敬的 TI 专家:
我的客户在8KV 空气间隙下通过 P+/P-焊盘未通过 ESD 测试、 这种现象会导致无输出。 BQ76940可以在复位后恢复、您能不能提供一些改进建议?
下面是 PCB 布局。 谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
添加了原理图
您好、Bruce、
感谢您提供原理图、它非常有用。
正如您所知、ESD 行为可能非常依赖于电路板。 通常、您希望 ESD 绕过敏感电子器件并传递到系统的大灌电容、通常是电池。 您的 P+、P-、B+、B-使来自电池组端子的 ESD 电流远离电子器件。 当电流流向电池时、有些电池可能会从电池抽头返回到电路板。 发送到 IC 的信号应经过滤波电阻器并经过滤波电容器、然后再到达 IC 引脚。 例如、在从 P1到 R8的一组电池输入上、可以将其从 C6传递到 U1。 对于 BQ76940、这可能是 VC5X、VC10X 和 BAT 引脚上的一项挑战、因为大功率滤波电容器(C29、C30、C31)、它们往往放置在 IC 的一侧、因此布线可能不是首选。 从图中看不清楚、您可以检查一下。 对于直流电流(如数据表的图20所示)和 ESD 电流、连接到 VSS 的电容器应保持在相同的电势、这一点也很重要。 在布局中、似乎保持了与高电流路径的隔离、您需要检查是否存在可能受 ESD 影响的隔离。
由于 REGOUT 关闭且重新引导恢复操作、它将显示 BQ76940复位的底部电池组。 这可能来自 IC 处 VC5X 与 VSS 上的大瞬态。 另一个原因可能是 CAP1不足、这似乎不太可能。 另一个可能是 强制引脚低于 VSS、例如、与另一个电容器相比、有更多的 ESD 耦合到一个电容器的 VSS。 在原理图中、Q1栅极与 DSG 引脚或 D5与 DSG 引脚之间没有电阻。 这可能允许瞬态将 DSG 推至低于 VSS、从而可能导致复位。 一位最近的 e2e 用户报告说、使用 DSG 引脚和 FET 之间的100欧姆解决了 ESD 问题。 它们还在栅极和源极之间添加了一些电容、其效果不清楚、会使某些电容的开关速度变慢。 一些 FET 供应商建议在各个栅极之间使用一个具有较小电阻器的公共栅极电阻器、以避免开关期间出现振荡。
希望这些意见和建议能有所帮助。